<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 消費電子 > 設計應用 > 基于ADV212的高清視頻壓縮系統(tǒng)設計

          基于ADV212的高清視頻壓縮系統(tǒng)設計

          作者: 時間:2010-04-23 來源:網(wǎng)絡 收藏


          如圖3所示。根據(jù)的直接寄存器配置,設定內部時鐘、總線模式、間接寄存器訪問模式等。_l和ADV212_2初始化流程說明如下:PLL_HIOx008h、PLL_HO,0x0084:設置VCLK為74.25 MHz;BOOT:0x008A引導模式用來那上否裝載;BUSMODE:0x000A設置主機控制數(shù)據(jù)寬度和DMA數(shù)據(jù)寬度為32位;MMODE:0x000A設置間接數(shù)據(jù)存取位數(shù)和間接地址步長大小為32位;IADDR:Ox00050000設置程序存儲的起始點;IDATA:0x********在程序存儲器裝載程序;BOOT Ox008D軟件重啟;BUSMODE0x000A重新設置主機控制數(shù)據(jù)寬度和DMA數(shù)據(jù)寬度為32位:MMODE 0x000A重新設置間接數(shù)據(jù)存取位數(shù)和間接地址步長大小為32位。ADV212的參數(shù)根據(jù)IADDR和IDATA設置,參數(shù)配置說明如下:IADDR 0x00057F00 ADV212_1和ADV212_2的編碼參數(shù)起始地址;IDATA 0x02010503(ADV212_1)、0x03010503(ADV212_2)02=1080i亮度(03=1080i色度);0l=10位精度;05=5級小波變換;03=Y,C單級;IDATA 0x03000000 03=碼塊大小為128x32;00=不可逆9x7小波;00=跳過無字節(jié)區(qū)域;00=無屬性數(shù)據(jù)輸出;IDATA0x01019500(ADV212_1)、0x01008700(ADV212_2) Ol=目標域,幀大?。?19500=10:1率(008700=30:1率);IDATA 0x00000001 00=LRCP級數(shù)格式;00=EAV.SAV編碼,所有陰極同步;00=Qfaetor是1X;01=編碼格式是.j2c;IDATA0x00000000保存參數(shù)。
          上述配置好以后,ADV212_1和ADV212_2的EIRQFLG(地址Ox6h)寫入0x0400去清除軟件中斷(SEIRQ0)并開始程序,當DREQ0變?yōu)橛行В珹DV2-12準備從CODE FIFO傳輸數(shù)據(jù),主機按照ADV212特定時序說明開始數(shù)據(jù)傳輸。

          4 FPGA結構功能
          圖4為FPGA內部邏輯組成,F(xiàn)PGA主要由以下功能模塊組成:1)主機邏輯,Nios的嵌入式主機邏輯模塊,主要實現(xiàn)2片ADV212的讀寫操作,實現(xiàn)對ADV212的初始化和固件下載;2)ADV212仲裁邏輯,實現(xiàn)2片ADV212數(shù)據(jù)同步,應答總線判斷狀態(tài)的應答信號功能;3)Y/C合并邏輯,該部分根據(jù)讀出的屬性和代碼信息,實現(xiàn)亮度壓縮數(shù)據(jù)與色度壓縮數(shù)據(jù)的合并功能;4)數(shù)據(jù)緩沖控制模塊,緩沖外部DMA通道讀取速率和亮度/色度合并邏輯模塊間的數(shù)據(jù)流。


          在FPGA主控模塊中,要確保ADV212加載了正確的固件,通過4個步驟來實現(xiàn):第1步是向外部中斷使能寄存器中寫入0x0400來屏蔽軟件中斷0位:第2步等待到中斷引腳IRQ被拉低,第3步檢查外部中斷標記寄存器的EIRQFlLG[10]位是否被設置,第4步從軟件標記寄存器中讀應用標識,如果讀到的是0XFF82,則說明固件加載正確,可以開始工作。
          開始工作時,F(xiàn)PGA在仲裁,控制模塊中將從ADV212屬性FIFO中讀取的分區(qū)字節(jié)數(shù)信息進行分析判斷,數(shù)據(jù)緩沖控制模塊將ADV212代碼FIFO中讀到的壓縮數(shù)據(jù)進行寄存。仲裁/控制模塊分析結果來控制亮度/色度合并邏輯模塊,碼流從Y數(shù)據(jù)開始從兩個器件相對部分(Y和CbCr)交錯合并,輸出到緩沖器再由通信端口輸出。

          5 結束語
          FPGA+ADV212結構的壓縮可實現(xiàn)(YCbCr 4:2:2格式)信號的實時處理,本系統(tǒng)具有性價比高、可靠性好、調整靈活、壓縮信號易恢復等優(yōu)點。但本系統(tǒng)采用的是不可逆9/7小波變換,視頻處理具有一定的失真,為獲取1080i視頻信號具有更好的特性(如無損壓縮),建議用3片或3片以上的ADV212來處理信號,信號格式可采取YCbCr 4:4:4格式。隨著JPEG2000的廣泛應用,專用圖像壓縮器件ADV212必將被越來越多地應用到視頻和圖像壓縮方面的領域中。


          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();