視頻監(jiān)控系統(tǒng)中多畫面處理器的設計

2.5 單片機

單片機選日本NEC公司的μPD78F0034，該芯片的主要特點是：

?時鐘為8.38MHz時的指令周期為0.24μs；

?ROM為32KB FLASH,RAM為1024bytes；

?可尋址空間為64KB，5個外部中斷，15個內(nèi)部中斷；

?39個CMOS I/O，8個COMS INPUT，4個N-CH漏極開路I/O；

?1個16位定時/計數(shù)器，2個8位定時/計數(shù)器；

?1個時鐘定時器，1個看門狗定時器，1個UART端口；

?支持I2C總線，有時鐘信號及蜂鳴信號輸出功能；

?外部數(shù)據(jù)總線8位，內(nèi)部寄存器為16位；

?有8位無符號乘法指令，16位除法指令；

?工作電壓范圍為1.8V～5.5V，有STOP/HALT工作模式。

由此可見，該芯片的性能要優(yōu)于目前流行的MCS-51系列，其8位無符號乘法指令及16位除法指令給軟件編程帶來了很大的方便。另外，由于該芯片本身帶看門狗定時器，因而無需外加看門狗電路，就能保證系統(tǒng)穩(wěn)定、可靠地工作。

2.6 存儲器

存儲器芯片采用串行EEPROM芯片X24C16。該芯片是容量為2KB帶寫保護的I2C總線數(shù)據(jù)存儲器，當WP=1時，只能讀，不能寫數(shù)據(jù)。它使用串行數(shù)據(jù)線(SDA)和串行時鐘線（SCL）進行主從器件之間的數(shù)據(jù)傳輸。I2C總線上的數(shù)據(jù)傳輸率可達100Mbps，快速方式下可達400Mbps。在I2C總線傳輸中，開始和停止條件定義如下：當SCL為高時，SDA由高變低為開始條件；當SCL為高時，SDA由低變高時為停止條件（如圖3(a)所示）。SDA和SCL都是雙向傳輸線，SDA線上的數(shù)據(jù)在時鐘為高期間必須是穩(wěn)定的，只有當SCL線上的時鐘信號為低時，數(shù)據(jù)線上的狀態(tài)才可以改變（如圖3(b)所示）。輸出到SDA線上的每一字節(jié)必須是8位，每次傳輸?shù)淖止?jié)不受限制，每字節(jié)必須有一個應答位。本設計中X24C16的第5腳（SDA）和第6腳（SCL）分別接單片機的P3.6和P3.7。

2.7 時鐘和字符疊加電路

時鐘芯片選串行時鐘DS1302。該芯片是一種高性能、低功耗且?guī)AM的實時時鐘芯片，它有如下主要特性；

?實時時鐘，可對秒、分、時、日、周、月、年進行計數(shù)，且有閏年補償功能，直至2100年；

?用于數(shù)據(jù)暫存的31B NV RAM，簡單的三線接口，TTL兼容；

?用于時鐘或RAM數(shù)據(jù)讀/寫的連續(xù)多字節(jié)數(shù)據(jù)傳送方式；

?8引腳DIP或用于表面貼裝的8引腳SOIC封裝；

?工作電壓為2～5.5V，溫度為-40℃～85℃。