基于TMS320C6713的多路CVSD語(yǔ)音編解碼

TMS320C6713的多路數(shù)據(jù)輸出／輸入需經(jīng)過(guò)一個(gè)數(shù)據(jù)組合和分離的時(shí)序控制單元，這一任務(wù)由一塊FPGA完成，其功能是接收所有來(lái)自DSP的數(shù)據(jù)，將相同的時(shí)隙組合在一起后根據(jù)相應(yīng)的連接設(shè)備的時(shí)序送出，同時(shí)將來(lái)自不同的設(shè)備的數(shù)據(jù)組合后以TDM的方式送入DSP，如圖2所示。

1．2．2 時(shí)鐘和幀同步
通過(guò)設(shè)置DSP的收發(fā)幀同步控制寄存器可以設(shè)置TDM的具體模式，而相應(yīng)的位時(shí)鐘、幀同步時(shí)鐘可由編程控制由外部產(chǎn)生或直接由內(nèi)部產(chǎn)生，圖3是時(shí)鐘的相關(guān)控制關(guān)系。高頻時(shí)鐘AHCLKX可由高頻時(shí)鐘控制寄存器設(shè)置為內(nèi)部產(chǎn)生或外部輸入，ACLKX可由時(shí)鐘控制寄存器設(shè)置為內(nèi)部產(chǎn)生或外部輸入。如果采用內(nèi)部高頻時(shí)鐘，則由AUXCLK經(jīng)分頻后得到，分頻數(shù)值由高頻時(shí)鐘控制寄存器的0～11 b決定；高頻時(shí)鐘分頻后得到位時(shí)鐘，分頻數(shù)值由時(shí)鐘控制寄存器的0～4 b決定。

1．3 AD采樣和語(yǔ)音信號(hào)的回放
TLV320AIC23B是輸入輸出模擬音頻接口編解碼器，該編解碼器采用了Sigma-Delta技術(shù)進(jìn)行數(shù)模和模數(shù)轉(zhuǎn)換，并和McBSP直接相連，AIC23還提供了麥克風(fēng)輸入、線性輸入、線性輸出和耳機(jī)輸出4個(gè)模擬接口。TLV320AIC23B的控制字可通過(guò)SPI方式或者I2C方式寫(xiě)入。圖4是I2C方式控制字的讀寫(xiě)時(shí)序圖。設(shè)定控制寄存器的工作方式后即可利用TLV320AIC23B對(duì)語(yǔ)音信號(hào)進(jìn)行高精度的采樣和回放。

2 CVSD編解碼
CVSD也叫數(shù)字檢測(cè)音節(jié)壓擴(kuò)增量調(diào)制，進(jìn)入實(shí)用階段已有十多年的歷史。數(shù)字CVSD編譯碼器中音節(jié)平滑濾波器及編譯碼器中的主積分器的轉(zhuǎn)移函數(shù)如下：
音節(jié)平滑濾波器：