新型數(shù)字CCD相機(jī)及其圖像數(shù)據(jù)傳輸卡設(shè)計(jì)

２ 數(shù)字ＣＣＤ相機(jī)圖像數(shù)據(jù)傳輸卡的設(shè)計(jì)實(shí)現(xiàn)

在應(yīng)用系統(tǒng)中，數(shù)字ＣＣＤ相機(jī)圖像數(shù)據(jù)傳輸卡的主要任務(wù)是產(chǎn)生相機(jī)工作所需的輸入信號(hào)，解譯相機(jī)的輸出信號(hào)，使相機(jī)在電控方式下工作并實(shí)時(shí)、正確地抓取相機(jī)輸出的圖像數(shù)據(jù)，在相機(jī)和計(jì)算機(jī)內(nèi)存之間建立硬件傳輸通道。為了適應(yīng)數(shù)字ＣＣＤ相機(jī)數(shù)據(jù)傳輸速率的不斷提高，早期基于ＩＳＡ總線的圖像數(shù)據(jù)傳輸卡正逐步向基于ＰＣＩ總線的傳輸卡過渡。

２．１ 圖像數(shù)據(jù)傳輸卡電路說明

筆者設(shè)計(jì)開發(fā)的適用于ＤＡＬＳＡ公司ＣＡ－Ｄ７－１０２４Ｔ型數(shù)字ＣＣＤ相機(jī)的圖像傳輸卡的原理框圖如圖２所示。

驅(qū)動(dòng)轉(zhuǎn)換接口電路對(duì)相機(jī)與傳輸卡間的接口信號(hào)進(jìn)行ＲＳ４２２和ＴＴＬ電平間的相互轉(zhuǎn)換；雙口ＲＡＭ為幀存儲(chǔ)器，經(jīng)編程控制可將相機(jī)輸出的一幀圖像數(shù)據(jù)寫入，或經(jīng)ＰＣＩ橋讀出圖像數(shù)據(jù)至內(nèi)存。采用幀存儲(chǔ)器可以實(shí)現(xiàn)多個(gè)相機(jī)同時(shí)曝光，圖像數(shù)據(jù)分時(shí)通過計(jì)算機(jī)總線寫入內(nèi)存。ＦＰＧＡ?xí)r序發(fā)生器用來產(chǎn)生雙口ＲＡＭ的地址線、讀寫控制線以及相機(jī)和傳輸卡正常工作所需的聯(lián)絡(luò)信號(hào)。ＰＣＩ接口芯片是計(jì)算機(jī)與雙口ＲＡＭ及ＦＰＧＡ間的橋梁，在它們之間實(shí)現(xiàn)數(shù)據(jù)、控制信號(hào)的傳輸，并可通過初始化設(shè)置，實(shí)現(xiàn)ＰＣＩ協(xié)議提供的各種傳輸模式。

２．２ ＦＰＧＡ?xí)r序邏輯發(fā)生器設(shè)計(jì)

本圖像數(shù)據(jù)傳輸卡采用ＡＬＴＲＡ公司生產(chǎn)的ＦＰＧＡ芯片ＥＰＭ７１２８ＳＬＣ８４－１５作為時(shí)序邏輯發(fā)生器。通過在系統(tǒng)編程（ＩＳＰ）使其實(shí)現(xiàn)一個(gè)２０位計(jì)數(shù)器、一個(gè)１位計(jì)數(shù)器、兩個(gè)鎖存器及十幾個(gè)非標(biāo)邏輯門的功能。其中２０位計(jì)數(shù)器給１Ｍ×４Ｂｉｔ的幀存儲(chǔ)器提供地址；１位計(jì)數(shù)器用來對(duì)卡上的３０ＭＨｚ時(shí)鐘信號(hào)進(jìn)行二分頻，產(chǎn)生１５ＭＨｚ的ＶＣＬＫ信號(hào)；兩個(gè)鎖存器分別輸出行同步和場(chǎng)同步信號(hào)；邏輯門用來實(shí)現(xiàn)信號(hào)的與、或、非等邏輯運(yùn)算。

ＡＬＴＥＲＡ公司的ＭＡＸ＋ＰＬＵＳⅡ編程仿真工具軟件，可對(duì)ＦＰＧＡ芯片進(jìn)行在系統(tǒng)編程、仿真、調(diào)試，大大提高了傳輸卡設(shè)計(jì)的靈活性和對(duì)不同型號(hào)相機(jī)的適應(yīng)能力，縮短了傳輸卡的研發(fā)周期。使用ＡＨＤＬ編程語言對(duì)ＦＰＧＡ芯片進(jìn)行在系統(tǒng)編程，程序文件的主體如下：

ＢＥＧＩＮ

ＨＳＹＮＣ ＝ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｑ０．．０

ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｃｌｏｃｋ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆

ＧＰ５　 ＃ ＧＰ５＆ＶＣＬＫ

ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｄａｔａ０．．０ ＝ ＨＳＹＮＮ

ＶＳＹＮＣ ＝ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｑ０．．０