基于軟件無線電的發(fā)信機原理及實現(xiàn)

摘  要：針對當前通信設(shè)備兼容性差的情況，提出一種基于軟件無線電思想的中頻數(shù)字化方案，該方案采用TI公司TMS320vC5509芯片及Inters訂公司推出的HsP50415數(shù)字上變頻器構(gòu)成核心單元。實踐結(jié)果表明該方案可以方便地實現(xiàn)各種QAM和QPM調(diào)制，并可對中頻進行精確設(shè)置，較模擬化中頻發(fā)射機有著通用性強、成本低廉、功耗低等優(yōu)點。

關(guān)鍵詞：軟件無線電 中頻數(shù)字化 發(fā)信機TMs320Vc5509 HsP50415

經(jīng)過幾十年的發(fā)展，無線通信取得了巨大的進步，但通信設(shè)備的互通性差，一直制約著通信的進一步發(fā)展。有鑒于此，自1992年Jeo Mitola首次明確提出軟件無線電(soft radio)的概念以來，軟件無線電作為未來通信發(fā)展的方向，引起全世界人們的極大關(guān)注，并取得了迅猛的發(fā)展。軟件無線電的中心思想是：構(gòu)造一個開放的標準化、模塊化的通用硬件平臺，將各種功能由軟件來完成。這樣勢必要把數(shù)字化處理(A／D和D／A變換)盡量靠近天線，那么A／D轉(zhuǎn)換器就必須有足夠的工作帶寬、較高的采樣速率，但這將導致成本成倍增加，因此，研發(fā)中常常只對中頻進行數(shù)字化。本設(shè)計所用的核心芯片TMS320VC5509以及HSP50415成本低廉，應用廣泛，可實現(xiàn)各種正交AM、PM調(diào)制，且功耗低，是實現(xiàn)中頻發(fā)射機商業(yè)化的一個很好的途徑。

1  主要芯片介紹

1．1 TMS320VC5509

本設(shè)計中的主要芯片為數(shù)字信號處理器DsP和數(shù)字上變頻器HSP50415。DSP采用的是TMS320VC5509(簡稱：VC5509)，它是TI公司最新推出的高性能、低功耗定點數(shù)字信號處理器，是目前功耗最低的新產(chǎn)品。在144MHz的時鐘速率下，VC5509處理能力可達到400～800MIPS，指令周期可達6．94 ns，其中雙乘累加器可以在l s內(nèi)做400百萬次相乘累加運算。

VC5509芯片具有豐富的CPU內(nèi)部總線資源，有1條32位的程序數(shù)據(jù)總線(PB)，5條16位的數(shù)據(jù)總線(BB、CB、DB、EB和FB)和6條24位的程序及地址總線，分別與CPU相連。這種并行的多總線結(jié)構(gòu)，使其能在1個CPU周期內(nèi)完成1個32位程序代碼的讀、3個16位數(shù)據(jù)的讀和2個16位的寫，這就使得其處理能力大大增強。

芯片中的核心單元由40位的移位器、40位的算術(shù)邏輯單元(ALU)、2個乘累加器(MAC)和若干寄存器構(gòu)成，支持32位或雙16位的并行計算。算術(shù)邏輯單元完成加、減、布爾邏輯操作等運算，能對本單元寄存器的內(nèi)容進行測試、修改和移動，能在執(zhí)行雙16位時同時完成兩個算術(shù)操作。

VC5509的地址總線是24位的，所以其尋址空問為16 MB。其片內(nèi)存儲器包括64 KB的ROM、192 KB的單存儲RAM(SRAM)和64 KB的雙存取RAM(DRAM)，使得程序和數(shù)據(jù)能在片內(nèi)高速傳遞，適時完成各種任務。DsP的存儲空間分為兩個獨立的部分：統(tǒng)一的數(shù)據(jù)、程序空間(即在物理上相同)和I／O空間。只有在CPU讀取指令時，程序空間才被訪問，VC5509采用字節(jié)尋址來讀取程序代碼，即地址是按字節(jié)進行分配的，并且指令長度是可變的。在數(shù)據(jù)空間中，vc5509使用字尋址方式來讀寫8、16和32位數(shù)據(jù)，即地址按字進行分配。VC5509的I／O存儲空間與數(shù)據(jù)／程序空間是分開的，它只用于對DSP片內(nèi)的外設(shè)寄存器進行存取，采用的是16位尋址方式，其尋址范圍是64位，當存取I／O空間時，要在16位地址前添加0以構(gòu)成24位地址。

片內(nèi)集成了豐富的外設(shè)資源，包括1個時鐘發(fā)生器，2個可獨立編程的定時器，1個通用輸入輸出口(GPIO)，3個高速全雙工的多通道緩沖串口(McBSP)，1個增強型主機接口和DMA控制器，以及1個外部存儲器接口。VC5509的CPU除了有限的片內(nèi)存儲器外，其余存儲空間都需要通過外部存儲器接口(EMIF)進行訪問。VC5509將它的外部存儲空間分為4個較小空間，每個空間用1個.選信號來指定(稱為片選空間)。

為了實現(xiàn)低功耗，該芯片采用了兩種省電方法：一種是關(guān)閉時鐘方式；另一種是關(guān)閉電源方式。為了便于管理，VC5509還設(shè)有專門的省電寄存器。

上述特性使VC5509非常適合在數(shù)據(jù)傳輸率高、運算量大、又要求功耗低的應用場合，如在第2．5代和第3代移動通信中的應用。

1．2 HSP50415

HSFP50415是美國Intersil公司2000年推出的新一代數(shù)字上變頻器(DUC)，其功能是將數(shù)字基帶信號進行調(diào)制變換成頻帶信號，同時完成上變頻。通過對HSP50415不同的初始化，可以實現(xiàn)各種正交AM或PM調(diào)制，并可得到14位數(shù)字信號及12位的模擬信號。

圖1是HSP50415芯片的內(nèi)部結(jié)構(gòu)框圖。由圖1可知，HSP50415芯片是由微處理器接口、256深度的先進先出數(shù)據(jù)存儲器(FIFO)、整形濾波器、內(nèi)插濾波器、乘法器(矢量調(diào)制器)、載波數(shù)控振蕩器、12位DAC等部分組成。

HSP50415對輸入的數(shù)字信號進行采樣和內(nèi)插，降低了DSP的處理負擔，優(yōu)化了系統(tǒng)的性能。HSP50415的工作特點如下：

①最高輸出采樣率達100 MSPS，每路輸入數(shù)據(jù)速率可達25 MSPS，而此時HSP50415的無寄生動態(tài)范圍(SFDR)>70 dB.
②支持矢量調(diào)制模式．
③32位的碼元速率和載波頻率控制字可以十分精確地設(shè)定碼元速率和載波頻率。當}|SP50415的主頻輸入為100 MHz時，載波設(shè)定可精確到O．050 3 Hz。
④片內(nèi)提供有碼元速率同步和數(shù)據(jù)猝發(fā)兩種數(shù)據(jù)傳輸模式。
⑤HSP50415中有18個控制寄存器，可以靈活地配置載波頻率、碼元速率、FIFO的深度以及閾值、成形濾波器階數(shù)及系數(shù)、增益控制、輸出模式等參數(shù)，還可以靈活選擇是否旁路某些模塊(如整形濾波器或FIFO等)，這就為硬件調(diào)試提供了方便。
⑥I、Q兩路擁有高達256階的FIR整形濾波器，可根據(jù)Intersil公司提供的軟件自行設(shè)計濾波器。濾波器系數(shù)由微處理器接口寫入芯片內(nèi)部的4片64