音頻系統(tǒng)應(yīng)用中的“POP”噪聲以其常用解決方法

“POP”噪聲是指音頻器件在上電、斷電瞬間以及上電穩(wěn)定后，各種操作帶來的瞬態(tài)沖擊所產(chǎn)生的爆破聲。本文將討論幾種常用的解決方法及其工作原理，這些方法針對具體的集成電路具有各自特點(diǎn)，應(yīng)用時需要根據(jù)實(shí)際情況綜合考慮。

本文提到的音頻系統(tǒng)是指音頻半導(dǎo)體器件，包括音頻數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、音頻放大器等的應(yīng)用系統(tǒng)。

產(chǎn)生“POP”噪聲的瞬態(tài)沖擊通常是一種很窄的尖脈沖，用傅立葉分析展開后，其頻譜分量很豐富，且在頻域內(nèi)的能量分布相對平均。

本文下面討論的幾種“POP”噪聲解決方法的目的，就是要降低20Hz~20kHz范圍內(nèi)的諧波分量。對絕大多數(shù)人而言，如果信號的峰峰值電壓小于10mV，就已經(jīng)聽不見了。

橋式(BTL)輸出與單端(SE)輸出

橋式結(jié)構(gòu)輸出相對單端模式輸出而言有很多優(yōu)點(diǎn)，比如橋式模式可在相同的電源電壓Vdd條件下，輸出較高的電壓V_OBTL＝2*V_OSE，在相同的負(fù)載條件下輸出更大的功率。

圖1為這兩種輸出電路的示意圖。

需要指出的是，橋式模式能有效抑制共模噪聲。輸出功率相同時，橋式模式的噪聲明顯小于單端模式的噪聲(如圖2所示，藍(lán)色通道接負(fù)載兩端，綠色通道接電源Vdd)。這是因?yàn)橄嗤臎_擊會同時出現(xiàn)在橋式輸出結(jié)構(gòu)的“＋”、“－”兩端，并通過負(fù)載后相互抵消，不對揚(yáng)聲器做功，因而不會發(fā)出“POP”聲。這種結(jié)構(gòu)對于上電、掉電噪聲以及操作噪聲都有很好的抑制作用。

圖1：單端模式與橋式模式輸出電路示意圖。

常見的橋式結(jié)構(gòu)有兩種，它們對抑制“POP”聲的能力有細(xì)微差別。

圖3左邊的電路是兩個放大單元并聯(lián)連接，同一個輸入信號分別進(jìn)入兩個放大單元AMP1、AMP2的“＋”、“－”輸入端，而且使它們的放大倍數(shù)保持相同、相位保持相反(相差180度)。

在這里，AMP1單元網(wǎng)絡(luò)的增益GAIN_UP＝-R9/R8＝-2，AMP2單元網(wǎng)絡(luò)的增益GAIN_DOWN＝1＋R11/R12＝2。單個電阻的精度誤差通常為30%，但在同一個芯片內(nèi)，這種偏差朝同一個方向，如果設(shè)計(jì)恰當(dāng)，電阻比值的精度可以保證在1%以內(nèi)。AMP1、AMP2的DC參數(shù)也同樣朝同一個方向偏差，所以在“＋”、“－”輸出端可以很好地抵消共模信號。

圖2：橋式模式與單端模式輸出的“POP”噪聲。

圖3右邊的電路則采用級聯(lián)形式，前一級的輸出信號進(jìn)入下一級的“－”輸入端，AMP4單元網(wǎng)絡(luò)的增益GAIN_BACK＝-R14/R13＝-1。事實(shí)上，AMP3的輸出經(jīng)過AMP4反向后會有一定的延時，在“＋”、“－”輸出端并不能完全抵消。AMP3的失調(diào)電壓等支流誤差信號會在AMP4中復(fù)制，并與AMP4的失調(diào)電壓一起送到“＋”端，而無法與“－”端完全抵消。因此這種結(jié)構(gòu)抑制“POP”聲的效果略差一些，通常用在小功率器件中。

圖3：橋式結(jié)構(gòu)的兩種電路形式。

除此之外，還有一種結(jié)構(gòu)也能有效抑制共模噪聲，那就是無輸出耦合電容(OCL)結(jié)構(gòu)(見圖4)。該結(jié)構(gòu)與橋式結(jié)構(gòu)非常類似，在輸出端將直流共模電壓抵消掉，只有交流信號對負(fù)載作功。與橋式結(jié)構(gòu)一樣，OCL結(jié)構(gòu)由于省去了耦合電容，可給音頻系統(tǒng)帶來另外一個好處，即系統(tǒng)的頻率響應(yīng)可以延伸到很低的范圍，后面將對此作詳細(xì)介紹。

圖4：OCL輸出結(jié)構(gòu)。

增大V_BIAS的濾波電容

音頻集成電路通常都有一個管腳叫做Vbias，或者Vref、Vmid、Vsvr、bypass等，它是內(nèi)部直流基準(zhǔn)電壓，若要內(nèi)部電路能工作，這個偏置電壓必須建立起來。實(shí)際應(yīng)用時，該管腳通常外接一個旁路電解電容到地，該電容起濾除噪聲的作用。

對于使用正電壓的單電源系統(tǒng)來說，當(dāng)系統(tǒng)工作穩(wěn)定時，基準(zhǔn)電壓值約等于Vdd/2。增大這個電容的容值能抑制“POP”噪聲。當(dāng)芯片上電或從待機(jī)狀態(tài)切換到工作狀態(tài)時，直流偏置電壓開始建立，從0逐漸升高，并對Vbias濾波電容充電。

圖5：單端模式電路的“POP”噪聲與Vbias電壓的仿真波形。

經(jīng)過一定時間后，電壓上升到Vdd/2，此時芯片就可以工作了，輸出的音頻信號基于這個直流電壓上下擺動。同樣，當(dāng)芯片掉電或進(jìn)入待機(jī)狀態(tài)時，濾波電容放電，偏置電壓開始下降，從Vdd/2下降到0。實(shí)驗(yàn)證明，芯片上電、掉電時的“POP”聲就是由偏置電壓的瞬間跳變引起的。

圖5是仿真結(jié)果，紅線代表Vbias電壓，藍(lán)線代表單端模式的負(fù)載端輸出(在耦合電容之后，如圖1的左邊電路，Co＝220uF，RL＝16Ω）。如果Vbias跳變得緩慢，“POP”沖擊就會減小(如圖6所示)，此時的沖擊脈沖變寬，幅度有所下降，“POP”聲也變小了。使Vbias的上升、下降過程變緩，就可增加基準(zhǔn)電壓的跳變延時。假定濾波電容的充放電電流是個常數(shù)，可把這個過程簡化成一階RC模型，根據(jù)公式(1)，可計(jì)算出電壓從0上升到Vbias/2，或者從Vbias/2下降到0所需的時間。

t_dalay＝0.69*R*C (1)

圖6：Vbias跳變變緩后，“POP”噪聲的仿真波形。

因此，增大Vbias的濾波電容可以減緩直流基準(zhǔn)電壓的上升、下降速度，起到減少“POP”噪聲的作用。圖7是增大電容后，基準(zhǔn)電壓跳變變緩的效果，其中紅線代表電源電壓Vdd，藍(lán)線代表Vbias電壓(假設(shè)Vdd＝5.0V，Vbias＝2.5V)。

有些音頻芯片集成了一個固定的延時電路單元，上電后需要經(jīng)過一段固定延時，Vbias才開始緩慢上升到穩(wěn)定狀態(tài)，此時從低電壓到高電壓的上升延時時間為tpLH。當(dāng)芯片掉電時，集成電路的實(shí)現(xiàn)方式使其很難再延時一段時間才開始下降，但是仍可以增大從高電壓到低電壓的下降延時時間tpHL，以達(dá)到更好的抑制效果，此時只需使放電時的等效電阻大于充電時的等效電阻即可。圖8顯示了MAX9890 的Vbias變化時序。

圖7：耦合電容不同時的“POP”沖擊波形。

tpLH＝0.69*R_charge*C_BIAS (2)

tpHL＝0.69*R_discharge*C_BIAS (3)

需要注意的是，濾波電容過大會使芯片的建立時間變長，使人感覺聲音“久久”沒有輸出。另外，電容過大還會使音頻系統(tǒng)的重要指標(biāo)?D?D總諧波失真＋噪聲(THD＋N)變差。這里不解釋詳細(xì)原因，取值時請參考相應(yīng)的數(shù)據(jù)手冊并進(jìn)行折衷選擇。

減小輸出端的耦合電容

對于單端的輸出結(jié)構(gòu)，在單電源系統(tǒng)中通常需要接一個電容(如圖1所示)。這個電容的作用是：(1)隔斷直流基準(zhǔn)電壓Vbias。如果沒有隔直，直流電壓會直接流過后面的揚(yáng)聲器線圈，使紙盆平衡位置偏向一端，若Vbias過大還可能損壞線圈。(2)耦合交流音頻信號。它與揚(yáng)聲器負(fù)載構(gòu)成了一階高通濾波器(HPF)，根據(jù)公式(4)，電容的大小與低頻處的截止頻率fc有關(guān)。

fc＝1/(2π*RL*Co) (4)

圖8：MAX9890的Vbias變化時序。

電容Co越大，截止頻率fc則越低，這意味著更低的頻率也可耦合到負(fù)載上去(見圖9)。

減小Co的容值可使“POP”沖擊的幅度變小、脈沖寬度變窄。由于“POP”沖擊的頻譜能量大都在高頻，減小Co的容值同樣可以減少可聞噪聲。圖10顯示了電容Co分別為10uF、47uF、100uF、220uF時的“POP”沖擊情況。可以看出，當(dāng)Co減小到一定值后，再減小該值，噪聲抑制效果提高得很少。但根據(jù)公式(4)，減少電容值可明顯提高截止頻率fc(如圖9所示)，因此設(shè)計(jì)工程師必須權(quán)衡，作出一個折衷選擇。

當(dāng)然，有的芯片具有低音增強(qiáng)特性，可在外部反饋回路中通過增加一個零點(diǎn)的方法，來使低頻部分的增益大于通帶內(nèi)的增益。比如對于LM4838器件來說，調(diào)整電容Cbs的大小就可以調(diào)整增益拐點(diǎn)在頻率上的位置(見圖11)。

用恰當(dāng)?shù)牟僮鱽硪种啤癙OP”噪聲

圖9：不同耦合電容下的頻率響應(yīng)特性(RL＝16Ω)。

在音頻功率放大器芯片上常常有MUTE、STB(Standby)管腳。當(dāng)MUTE信號有效時，芯片內(nèi)部將輸入端短接到地，其它電路保持正常工作；而當(dāng)STB信號有效時，則關(guān)斷音頻電路靜態(tài)時最耗電的Vbias偏置電路。對采用CMOS工藝的音頻電路而言，關(guān)斷Vbias偏置電路后的靜態(tài)電流主要是MOS管的亞閾值電流，即MOS管的漏電流(微安級)，管子的閾值電壓越小，此電流值越大。由以上討論可知，若單獨(dú)使用STB，由于Vbias的瞬變，難免會引起“POP”噪聲。如果將這兩個管腳按一定順序正確使用，則可有效地抑制開關(guān)機(jī)噪聲(見圖12)。芯片上電時，先使MUTE、STB有效，待電源穩(wěn)定后，先釋放STB，再釋放MUTE。掉電操作時，在準(zhǔn)備掉電之前先使MUTE有效，然后再使STB有效，直到Vdd變?yōu)?。這是因?yàn)橥ǔＳ蒑UTE操作引起的“POP” 噪聲要小于STB操作引起的“POP” 噪聲。

圖10：耦合電容不同時的“POP”沖擊波形。

圖12容易使人產(chǎn)生這樣一個誤解：STB的操作全被MUTE的作用所覆蓋，是否不需要STB也可以抑制噪聲呢？答案是肯定的，無論STB是什么狀態(tài)，若只使用MUTE且按照圖12的順序執(zhí)行，的確可以抑制“POP”聲。但需要注意的是，芯片在上電過程中(從0到Vdd)，電源只需要達(dá)到某個小于Vdd的電壓值，Vbias就會從0跳變到Vdd/2。此時電源還未穩(wěn)定，Vdd會通過輸出驅(qū)動管對負(fù)載產(chǎn)生一個無法預(yù)測的隨機(jī)沖擊噪聲。如果此時Vbias還未建立(仍為0V)，則該隨機(jī)沖擊噪聲的影響很小，至少采用圖12的操作可以抑制電源瞬變沖擊引起的“POP”噪聲。等電源穩(wěn)定后，Vbias帶來的沖擊也只是由從0到Vdd/2(而不是從0到Vdd)的電源跳變引起的。但實(shí)際的情況比較復(fù)雜，有些芯片的輸入端的直流基準(zhǔn)與輸出端的直流基準(zhǔn)是兩個獨(dú)立的電壓，當(dāng)STB有效時，輸出端的Vbias并不跳變；還有些芯片在MUTE有效時是將輸出端短接到地。即使MUTE為有效狀態(tài)，也只是將輸入端接地，輸出端的Vbias沖擊仍然會通過耦合電容Co傳遞到負(fù)載。無論情況怎樣，從抑制噪聲的角度考慮，設(shè)計(jì)工程師總是希望輸出端的Vbias變化緩慢，最好是保持不變且始終為0V。

使用外部的靜音(MUTE)電路

圖11：LM4838 低音增強(qiáng)特性，(a)典型的應(yīng)用原理圖；(b)不同Cbs值的頻率響應(yīng)。

從以上討論可知，芯片上電、掉電時出現(xiàn)的“POP”噪聲是比較難解決的。事實(shí)上也的確如此，沒有Vdd可能意味著整個系統(tǒng)同時失去電源，MCU不能工作，I/O狀態(tài)失去控制，也無法完成圖12所示的操作。但是，仍有一些方法可以解決這個難題，例如使用外部的靜音電路，此時上面提到的“減小‘POP’聲，就是要避免直流瞬變”的思路仍然可用。因此這個靜音電路應(yīng)該具有如下功能：(1)上電時，在Vdd開始上升之前，輸出一個穩(wěn)定的有效信號(假設(shè)為高電平)來驅(qū)動MUTE和STB管腳；(2)掉電時，在Vdd開始下降之前，輸出一個穩(wěn)定的有效信號(假設(shè)為高電平)來驅(qū)動MUTE和STB管腳。

圖13所示的電路基本可以滿足以上兩個要求。當(dāng)+12V上電時，電荷通過D1到達(dá)Q1的e極，也通過R1、R2到達(dá)Q1的b極。由于電荷需要對C2充電，所以Q1的b極在上電剛開始的一段時間t_rise內(nèi)比e極低一個閾值電壓，此時Q1導(dǎo)通，在c極輸出一段時間的高電平信號MUTE_OUT1。圖14為外部靜音電路的仿真結(jié)果。

圖12：上電、掉電時MUTE與STB的正確時序。

當(dāng)+12V突然掉電時，C2通過D2迅速放電，此時D2正向?qū)?，將R1短路并形成放電回路。因?yàn)镃2容值小，儲存電荷少，所以放電時間常數(shù)t_tailrise。C1儲存的電荷不能通過D1釋放，所以Q1的e、b極又出現(xiàn)了壓差，使Q1導(dǎo)通并再次輸出高電平。一旦電源穩(wěn)定后，Q1的b極電壓略高于e極，則Q1截止，MUTE_OUT1處于高阻狀態(tài)。

實(shí)際的應(yīng)用系統(tǒng)一般會有多組電源同時存在，由于電壓不同、負(fù)載的輕重不同以及所并聯(lián)的去耦電容不同，每組電源的上升、下降時間會有差異。這種現(xiàn)實(shí)的差異正是圖13電路的工作前提：將上電、掉電時間短的電源放到+12V處，將上升相對較慢的電源作為音頻Vdd。這一點(diǎn)需要特別強(qiáng)調(diào)。

下面介紹圖13電路的參數(shù)優(yōu)化方法。圖15顯示了外部靜音電路中A、B、C三點(diǎn)的電壓變化情況。在上電、掉電回路有一個公用的器件C2，C2的取值要合適，目的是實(shí)現(xiàn)t_tailrise。可以通過加大充電回路中的電阻R1并減小放電回路中二極管D2的正向電阻，來加大這兩個時間的大小差別。二極管是半導(dǎo)體器件，其正向電阻是非線性的，阻值與流過的正向電流有關(guān)。

圖13：外部的靜音電路。

R_FOR＝Φ_r/(I_FOR＋I(xiàn)_S) (5)

其中，Φ_r＝kT/q＝26mV@T＝300K，它是一個與溫度有關(guān)的電壓常數(shù)；I_S為飽和電流，是一個與結(jié)面積有關(guān)的常數(shù)。從公式(5)可看出，正向電阻隨正向電流的增大而減小。這里使用系統(tǒng)中較高的電壓+12V作為靜音電路的電源，是為了增加二極管D1的放電電流。在C2充電的過程中，有兩個電流對其充電，其中一個電流來自+12V并經(jīng)過R1，其上升時間(從10%到90%）為：

t_rise＝2.2*R_charge*C (6)

將R1、C2帶入公式(6)計(jì)算出上升時間為10.34秒。但實(shí)際上的上升時間并沒有這么長，其原因是還有另一個來自Q1的b極的充電電流。Q1導(dǎo)通時，B點(diǎn)的電壓等于A點(diǎn)電壓減去發(fā)射結(jié)壓降，大約為10.6V，集電結(jié)也正偏，管子處于飽和狀態(tài)，因此Q1的b極流出的電流通過R2對C2充電，加速了C點(diǎn)電壓的上升。

圖14：外部靜音電路的仿真波形。

+12V電壓穩(wěn)定后，Q1的e、b電壓差減小，管子逐漸截止，MUTE_OUT1輸出為高阻狀態(tài)，集電極開路。當(dāng)系統(tǒng)突然掉電時，C點(diǎn)電壓突然下降到0.7V(D2的壓降)，e、b端又出現(xiàn)了壓差，導(dǎo)致Q1導(dǎo)通，c極輸出有用的高電平信號。這時C1中儲存的電荷只能通過Q1、R2、D2釋放，為了延長這個放電過程，可以適當(dāng)增加R2的阻值，但阻值過大會使b極電流減小，使管子的驅(qū)動能力變差。

在系統(tǒng)正常工作時，MUTE信號的開關(guān)可以使用MCU I/O端口作為普通的邏輯信號。為增強(qiáng)驅(qū)動能力，該端口的信號常常經(jīng)過PNP晶體管反相后輸出MUTE_OUT2(見圖16)，這樣當(dāng)MUTE0為低時，反相后的高電平MUTE_OUT2來自兩個電阻的分壓，即R5與Q2的e、c極飽和電阻Rbe，由于Rbe

圖15：靜音電路中A，B，C各點(diǎn)的電壓變化。

另外，來自MCU的MUTE0為低電平有效，在MCU上電、掉電的過程中，I/O的電平是未知的。如果用工具進(jìn)行仿真，該端口在復(fù)位完成之前是一個不確定狀態(tài)(邏輯值為“X”)。事實(shí)上，在實(shí)際的電路里并沒有“X”值，而只有“1”和“0”。幸運(yùn)的是，在筆者使用過的一些51系列MCU中，在這一段所謂的‘失控’時間里，I/O端口始終輸出一個穩(wěn)定的“L”電平。

MUTE_OUT2與上述的MUTE_OUT1形成“或”的邏輯關(guān)系，共同作用于MUTE管腳。對于輸出功率不大的音頻放大器，還常常用一個NPN晶體管在輸出端與地之間形成一個開關(guān)，當(dāng)估計(jì)可能出現(xiàn)“POP”噪聲時，將此開關(guān)閉合，而當(dāng)需要輸出時，將此開關(guān)斷開(如圖17所示)。

圖17：兩個MUTE形成“與”的邏輯關(guān)系。

圖16：使用MCU I/O端口作為第二個MUTE信號。

這里只強(qiáng)調(diào)一點(diǎn)：要減小Q3閉合時的c、e間的電阻，就要從b極輸入更多的電流，使其飽和深度加大，而且還要選擇合適的R7阻值。由于Q3的c極是接在耦合電容之后，左右通道輸出(OUT_L/OUT_R)可以為負(fù)值，所以為在正常工作時保證Q3可靠地截止，R6的另一端可以考慮接到更低的負(fù)電平上，同時使用較大的阻值以免影響Q3的飽和效果。如果輸出功率很大，可考慮用物理隔離的繼電器代替Q3。

雖然以上提到了5種解決“POP”噪聲的方法，但它們并不是孤立的。對于實(shí)際應(yīng)用中碰到的問題，要找到產(chǎn)生”POP”聲的主要原因，另外還要綜合考慮，選擇最有針對性的、最經(jīng)濟(jì)的解決方法。

圖17：兩個MUTE形成“與”的邏輯關(guān)系。