基于NiosⅡ的VGA彩條信號顯示的實現(xiàn)

摘　要:VGA 作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。依據(jù)VGA 顯示的原理,提出了一種基于Nios Ⅱ處理器的VGA 時序彩條信號顯示的實現(xiàn)方法。利用FPGA 產(chǎn)生VGA 時序信號,Nios Ⅱ處理器控制輸出彩條的顏色,按鍵控制彩條的輸出模式,將要顯示信號的數(shù)據(jù)直接送到顯示器,這樣就加快了數(shù)據(jù)處理速度,節(jié)約了硬件成本。

關(guān)鍵詞: FPGA ;Nios Ⅱ;VGA ;彩條信號

1 　引　言

Altera 開發(fā)了整套工具(包括SOPC Builder ,Nios Ⅱ集成設(shè)計環(huán)境和Quartus Ⅱ開發(fā)軟件) 幫助用戶加速硬件和軟件的開發(fā),實現(xiàn)完整的基于可編程邏輯的SOPC 解決方案。SOPC Builder 是在Altera FPGA 中實施IP 的關(guān)鍵工具。該系統(tǒng)級工具使用Altera 的MegaWizard 技術(shù)自動生成AvalON 的交換架構(gòu),將設(shè)計中的不同功能模塊連接在一起。SOPC Builder 還會生成定制軟件開發(fā)工具,根據(jù)需要為由Nios Ⅱ處理器控制的功能模塊提供合適的軟件頭文件。Nios Ⅱ IDE 是Nios Ⅱ軟核處理器的主要開發(fā)工具。他為軟件開發(fā)提供了一個集成的設(shè)計開發(fā)環(huán)境,包括一個具有工程管理、源代碼開發(fā)、基于J TAG 調(diào)試功能的圖形用戶界面( GUI) ,大大簡化了大量復(fù)雜的NiosⅡ處理器設(shè)計。業(yè)內(nèi)領(lǐng)先的Quartus Ⅱ軟件為硬件開發(fā)提供了設(shè)計采集、綜合、仿真和布局布線功能。Quartus Ⅱ軟件是最具成本效益的FPGA 開發(fā)套件。

本VGA 輸出顯示實例采用Altera DE2 嵌入式系統(tǒng)開發(fā)板,實現(xiàn)了嵌入式VGA 彩條輸出顯示。

2 　VGA 信號時序