DS90CF364LVDS發(fā)送/接收器在RGB液晶屏應(yīng)用

1 引言

當(dāng)今，配備數(shù)字RGB接口的TFF液晶顯示屏以其圖像清晰、接口簡單和亮度高等特點而在電腦筆記本、GPS、機頂盒、WebPad等設(shè)備中得到了廣泛應(yīng)用，但是由于驅(qū)動顯示屏的視頻信號頻率較高而無法直接進行較遠距離傳輸。為此，可以在圖形控制器到LCD之間的FPD(Flat Panel Display)鏈路中采用LVDS(Low Voltage Differential Signaling)技術(shù)來克服這一問題，實際使用證明：經(jīng)它引接后的傳輸距離可擴大至10米左右，從而充分滿足了液晶屏的一般應(yīng)用場合。

數(shù)字RGB視頻信號中除了包括圖像信號之外，還包括行同步、場同步、像素時鐘等信號，其中像素時鐘信號的最高頻率可超過28MHz。低電壓差分信號技術(shù)(LVDS)的采用可以充分避免長距離傳輸帶來的衰減和信號間的相互串?dāng)_，LVDS是一種低擺幅的差分信號技術(shù)，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅(qū)動輸出可保證低噪聲和低功耗，其優(yōu)點包括可支持高速數(shù)據(jù)傳輸、省電、噪聲小、電磁干擾微弱，成本低廉、集成度高等。

2 LVDS的應(yīng)用環(huán)境

圖1所示是一種LVDS技術(shù)的應(yīng)用環(huán)境示意圖，其中處理器采用CIRRUSLOGIC公司生產(chǎn)的具有ARM內(nèi)核的EP7312嵌入式處理器，圖形控制接口芯片采用EPSON公司的SEDl356彩色圖形控制器，它使用2M字節(jié)的EDO-DRAM，F(xiàn)PD鏈路采用美國國家national半導(dǎo)體公司的21位LVDS發(fā)送／接收器DS90C363／DS90CF364傳輸套片，液晶屏采用SHARP公司的LQ64D34118位TFT6．4寸高亮屏，另外還配備有與之兼容的逆變器和觸屏。

SEDl356是一個可以適用多種CPU和多種DRAM的彩色LCD和CRT／TV的顯示控制芯片，它共有114個寄存器，可以靈活地對各種不同的顯示方式進行設(shè)置，功能非常強大，CPU總線類型有SH-4／SH-3 Bus interface、MC68K Bus、MC68K Bus、MIPS／ISA、PowerPc、PC Card(PCMCIA)、Philips PR31500／PR31700／ToshibaTX3912及通用類型總線等。它可以同時輸出數(shù)字信號和模擬信號(數(shù)字RGB、模擬RGB和復(fù)合視頻)，并且這兩類信號可各自獨立，以便同時管理LCD和CRT／TV并顯示不同的圖象。SEDl356可以支持16色、256色和真彩色的色彩結(jié)構(gòu)。對于TV電路，該控制芯片可支持TV的NTSC制式和PAL制式顯示；而在NTSC制式中，它則可支持從400X 396到720X484的多種分辨率。

3 DS90C363／DS90CF364簡介

3．1結(jié)構(gòu)特點

圖2是DS90C363／DS90CF364傳輸套片的內(nèi)部結(jié)構(gòu)，該套片為18位FPD鏈路，工作電壓為3．3V，套片整體功耗小于250mW，采用48引腳TSSOP封裝，體積小巧。其中DS90C363發(fā)送器可將18bitRGB數(shù)據(jù)和3位LCD定時和控制數(shù)據(jù)(FPLINE／GHS(行同步)、FPFRAME／GVS(場同步)、DRDY／ENAB／GHREF(水平顯示使能))在一個時鐘周期內(nèi)轉(zhuǎn)換成混合的3組LVDS數(shù)據(jù)流，同時在第四組LVDS鏈路上將像素移位時鐘信號(FPSHIFT／CK)發(fā)送出去。時鐘信號的每個周期都將對上述21位數(shù)據(jù)和控制信號進行采樣和發(fā)送。例如在65MHz發(fā)送時鐘頻率下，每個LVDS通道的發(fā)送速率可高達455Mbps，數(shù)據(jù)吞吐量為每秒170兆字節(jié)。為了方便使用，該發(fā)送器可通過一個專門引腳設(shè)置為上升沿或下降沿觸發(fā)。而DS90CF364接收器則可將接收到的LVDS數(shù)據(jù)流解混合，從而將其轉(zhuǎn)換成TIL／CMOS數(shù)據(jù)，接收器要求的下降沿觸發(fā)不影響發(fā)送器觸發(fā)沿的選擇。該套片支持VGA、SVGA、XGA或更高的分辨率。在使用時，設(shè)計者不需改變原先電路的連接關(guān)系，其最遠傳輸距離可達10米。

該套片的主要特點如下：

支持20-65MHz范圍的像素移位時鐘；
具有節(jié)能模式(小于0．5mW)；
帶寬最高可達170Mbyte／s；
吞吐量最高可達1．3Gbps；
工作溫度范圍為-40～85℃；
具有很低的電磁干擾(EMl)；
兼容于TIA／EIA-644LVDS標(biāo)準(zhǔn)；
靜電釋放(ESD)速率大于7kV。
3．2引腳功能

圖3給出了DS90C363和DS90CF364的引腳排列，其中發(fā)送器DS90C363的引腳功能如下：

TxIN0～TxIN20：TEL電乎數(shù)據(jù)輸入，其中包括6紅、6綠、6藍以及3個控制線-FPLINE(HSYNC)、FPFRAME(VSYNC)和DRDY(Data Enable)；

TxOUT+：LVDS差分?jǐn)?shù)據(jù)輸出的正端；

TxOUT-：LVDS差分?jǐn)?shù)據(jù)輸出的負端；

TxCLK IN：TIL電平時鐘輸入，一般在其下降沿激活數(shù)據(jù)。

R_FB：可編程觸發(fā)選通；

TxCLK OUT+：LVDS差分時鐘輸出正端；

TxCLK OUT-：LVDS差分時鐘輸出負端；

PWR DWN：TTL電平輸入，當(dāng)設(shè)置為低時為三態(tài)，以確保在節(jié)能狀態(tài)的低電流；

Vcc：用于TTL的電源引腳；

GND：用于TTL的電源地；

PLL Vcc：用于PLL，的電源引腳；

PLL GND：用于PLL的電源地；

LVDS Vcc：用于LVDS輸出的電源引腳；

LVDS GND：用于LVDS輸出的電源地。

接收器DS90CF364引腳功能如下：

RxOUT0～RxOUT20：TTL電平數(shù)據(jù)輸出，包括6紅、6綠、6藍以及3個控制線-FPLINE(HSYNC)、FPFRAME(VSYNC)和DRDY(Data Enable)。；

RxIN+：LVDS差分?jǐn)?shù)據(jù)輸入的正端；

RxIN-：LVDS差分?jǐn)?shù)據(jù)輸入的負端；

RxCLK OUT：TTL電平時鐘輸出，通常在其下降沿激活數(shù)據(jù)；

RxCLK IN+：LVDS差分時鐘輸入正端；

RxCLK IN-：LVDS差分時鐘輸入負端；

PWR DWN：TTL電平輸入，當(dāng)設(shè)置為低時，輸出為三態(tài)，以便確保在節(jié)能狀態(tài)下的低電流；

Vcc：用于TTL的電源引腳；

GND：用于TTL的電源地；

PLL Vcc：用于PLL的電源引腳；

PLL GND：用于PLL的電源地；

LVDS Vcc：用于LVDS輸出的電源引腳；

LVDS GND：用于LVDS輸出的電源地。

4 設(shè)計應(yīng)用

本文所介紹的系統(tǒng)板設(shè)計并不是太難，但需注意以下兩點：

(1)PCB板設(shè)計

最好使用4層板，從頂層到底層的順序依次為LVDS信號層、地層、電源層、TFL信號層，這樣可使TIL信號和LVDS信號相互隔離，否則T1L可能會耦合到LVDS線上，鑒于上述原因，設(shè)計時最好將TIL和LVDS信號放在由電源／地層隔離的不同層上。安裝時，LVDS發(fā)送器和接收器應(yīng)盡可能地靠近連接器的LVDS端。使用分布式的多個電容來旁路LVDS設(shè)備時，表面貼電容應(yīng)盡量靠近電源／地層管腳放置，以進行更好地濾波和防止電源干擾。電源層和地層應(yīng)盡量布一些粗線，以保持PCB地線層返回路徑寬且短，應(yīng)該利用地層返回銅線的電纜連接兩個系統(tǒng)的地層，可使用多過孔(至少兩個)將其連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過孔焊盤以減少線頭。所有未使用的LVDS接收器輸入管腳均應(yīng)懸空，同時所有未使用的LVDS和TIL輸出腳也應(yīng)懸空，并將未使用的TIL發(fā)送／驅(qū)動器輸入和控制／使能管腳接到電源或地端。

(2)電纜選擇

使用受控阻抗媒質(zhì)時，其差分阻抗約為100Ω，因而不會引入較大的阻抗不連續(xù)性，但就減少噪聲和提高信號質(zhì)量而言，平衡電纜(如雙絞線對)通常比非平衡電纜好。電纜長度小于0．5m時，大部分電纜都能有效工作，距離在0．5-10m之間時，CAT 3(Categiory 3)雙絞線對電纜的效果較好，因此，在距離大于10m并且要求高速率時，建議使用CAT 5雙絞線對。如需在噪聲環(huán)境中提高可靠性，最好選用帶屏蔽層的電纜，每對電纜之間一定要靠緊，并且應(yīng)在盡量靠近接收器的每對平行線正端和負端之間連接一個100Ω的表面貼終端電阻，該電阻可在設(shè)計時起到終止環(huán)流信號的作用。另外在接收端串接一個變壓器可以減小干擾并避免LVDS驅(qū)動器和接收器地電位差所產(chǎn)生的影響。

該芯片組的應(yīng)用連接示意圖如圖4所示，設(shè)計時可參照該圖進行。

5 結(jié)束語

本文介紹的LVDS傳輸套片還可運用于其它具有數(shù)字RGB視頻接口的控制芯片。對于美國國家半導(dǎo)體公司出品的其它FPD鏈路專用LVDS傳輸套片，也可借鑒本文所介紹的方法來進行設(shè)計和調(diào)試。