兩種LED顯示方式應(yīng)用對(duì)比

　　2.2 系統(tǒng)硬件連接

　　BC7281 在顯示時(shí)采用高速二線接口與MCU 進(jìn)行通訊，只占用很少的I/O 口資源和主機(jī)時(shí)間，兩根線分別為數(shù)據(jù)線DAT 和同步時(shí)鐘線CLK。DAT：與MCU 串行通訊數(shù)據(jù)端，為雙向數(shù)據(jù)傳輸口，作為輸出時(shí)為漏極開(kāi)路輸出，需要外接上拉電阻；CLK：與MCU 通訊時(shí)鐘端，下降沿有效。

　　接口空閑時(shí)，BC7281 的DAT 引腳處于高阻輸入狀態(tài)，上拉電阻使得DAT 線上為高電平。開(kāi)始傳送數(shù)據(jù)時(shí)，MCU 必須先與BC7281 建立握手信號(hào)，MCU 先向BC7281 發(fā)送若干CLK 時(shí)鐘脈沖， 同時(shí)檢測(cè)DAT 線，而B(niǎo)C7281 收到握手脈沖后會(huì)在DAT 線上輸出一低電平， 表示準(zhǔn)備好接收MCU 數(shù)據(jù)，MCU 檢測(cè)到DAT 低電平后，在規(guī)定時(shí)間內(nèi)繼續(xù)發(fā)送一個(gè)CLK 脈沖，提示BC7281 將DAT 引腳恢復(fù)高阻輸入狀態(tài)，使得DAT 線恢復(fù)成高電平，MCU 在檢測(cè)該高電平后， 可以開(kāi)始發(fā)送數(shù)據(jù)。在每個(gè)CLK 的下降沿，數(shù)據(jù)移入存儲(chǔ)器。

　　串行接口數(shù)據(jù)寬度為8 位， 兩個(gè)字節(jié)一組構(gòu)成一條完整指令。指令格式如下：