基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)
加入技術交流群
系統(tǒng)開機進入初始狀態(tài)ST0,單片機的寫入使能端E為低電平，單片機從EEPROM中讀取數(shù)據(jù)并把數(shù)據(jù)寫入到SRAM1,同時FPGA讀取SRAM2中的數(shù)據(jù)；當單片機數(shù)據(jù)寫完一屏數(shù)據(jù)后E變?yōu)楦唠娖?，?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA從SRAM2中讀完數(shù)據(jù)、結束信號READ_END為低電平時，進入ST1狀態(tài)。 在ST1狀態(tài)下，若沒有新的數(shù)據(jù)寫入則E保持高電平，FPGA讀取SRAM1的數(shù)據(jù)，為靜態(tài)顯示；只有當單片機的讀入控制信號E為低電平且READ_END為低電平時，進入ST2狀態(tài)。在ST2狀態(tài)下，單片機把數(shù)據(jù)寫入SRAM2,同時FPGA讀取SRAM1的數(shù)據(jù)，單片機數(shù)據(jù)寫完后E變?yōu)楦唠娖?，當FPGA一屏數(shù)據(jù)讀完后READ_END為低電平，進入ST3狀態(tài)。在ST3狀態(tài)下，如果沒有新數(shù)據(jù)寫入E為高電平，F(xiàn)PGA讀取SRAM2中的數(shù)據(jù)。當單片機有新的數(shù)據(jù)寫入時E變?yōu)榈碗娖?，當FPGA一屏數(shù)據(jù)讀完后READ_END為低電平時，重新進入ST0狀態(tài)。通過這種周而復始的交替工作完成數(shù)據(jù)的寫入與讀取，其端口程序如下： 3.3 讀地址發(fā)生器 讀地址發(fā)生器主要產生外部緩存器SRAM1（SRAM2）的讀地址信號，使系統(tǒng)能正確地從存儲器中讀取相應的顯示數(shù)據(jù)。其地址最高位為0,其余地址分別為行地址（hang[30]）、列地址（lie[60]）、分區(qū)地址（qu[30]）15位有效地址信號。在16個脈沖周期內讀出在SRAM1（SRAM2）中的16字節(jié)數(shù)據(jù)，其部分VHDL源程序如下：
評論