基于FPGA的四階IIR數(shù)字濾波器

摘要：采用FPGA實(shí)現(xiàn)四階IIR數(shù)字濾波器，通過兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。

常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精確的線性相位特性，在信號(hào)處理方面應(yīng)用極為廣泛，而且可以采用事先設(shè)計(jì)調(diào)試好的ＦＩＲ數(shù)字濾波器ＩＰ Ｃｏｒｅ來完成設(shè)計(jì)，例如Ａｌｔｅｒａ公司提供的針對(duì)Ａｌｔｅｒａ系列可編程器件的ＭｅｇａＣｏｒｅ，但是需要向Ａｌｔｅｒａ公司購買或申請(qǐng)?jiān)囉冒妗Ａ硗?，?duì)于相同的設(shè)計(jì)指標(biāo)，ＦＩＲ濾波器所要求的階數(shù)比ＩＩＲ濾波器高５～１０倍，成本較高，而且信號(hào)的延遲也較大。ＩＩＲ濾波器所要求的階數(shù)不僅比ＦＩＲ濾波器低，而且可以利用模擬濾波器的設(shè)計(jì)成果，設(shè)計(jì)工作量相對(duì)較小，采用ＦＰＧＡ實(shí)現(xiàn)的ＩＩＲ濾波器同樣具有多種優(yōu)越性。

ＩＩＲ濾波器主要有巴特沃斯濾波器、切比雪夫?yàn)V波器和橢圓濾波器幾種。給出了以上三種濾波器實(shí)現(xiàn)同樣性能指標(biāo)所需的階數(shù)及阻帶衰減的比較，如表１所示。

表1 三種濾波器的性能比較

由表１可見，橢圓濾波器給出的設(shè)計(jì)階數(shù)比前兩種低，而且頻率特性較好，過渡帶較窄，但是橢圓濾波器在通帶上的非線性相位響應(yīng)最明顯。本系統(tǒng)選用橢圓函數(shù)濾波器進(jìn)行設(shè)計(jì)。

１ 原理分析

數(shù)字濾波器實(shí)際上是一個(gè)采用有限精度算法實(shí)現(xiàn)的線性非時(shí)變離散系統(tǒng)，它的設(shè)計(jì)步驟為：首先根據(jù)實(shí)際需要確定其性能指標(biāo)，再求得系統(tǒng)函數(shù)Ｈ（ｚ），最后采用有限精度算法實(shí)現(xiàn)。

根據(jù)需要，本系統(tǒng)的設(shè)計(jì)指標(biāo)為：模擬信號(hào)采樣頻率為２ＭＨｚ，每周期最少采樣２０點(diǎn)，即模擬信號(hào)的通帶邊緣頻率為ｆｐ＝１００ｋＨｚ，阻帶邊緣頻率ｆｓ＝１ＭＨｚ，通帶波動(dòng)Ｒｐ不大于０．１ｄＢ（通帶誤差不大于５％），阻帶衰減Ａｓ不小于３２ｄＢ。換算為數(shù)字域指標(biāo)為：Ｗｐ＝０．１π，Ｗｓ＝０．２π，Ｒｐ＝０．１ｄＢ，Ａｓ＝３２ｄＢ。系統(tǒng)函數(shù)Ｈ（ｚ）的計(jì)算采用Ｍａｔｌａｂ軟件比較方便，其中有兩個(gè)現(xiàn)成的函數(shù)可以使用：ｅｌｌｉｐｏｒｄ（ｗｐ／ｐｉ，ｗｓ／ｐｉ，Ｒｐ，Ａｓ）函數(shù)用來計(jì)算數(shù)字橢圓濾波器的階次Ｎ和３ｄＢ截止頻率ｗｎ，而ｅｌｌｉｐ（Ｎ，Ｒｐ，Ａｓ，ｗｎ）函數(shù)可以求得直接型橢圓ＩＩＲ濾波器的各個(gè)系數(shù)。通過調(diào)用以上兩個(gè)函數(shù)計(jì)算得到的系統(tǒng)函數(shù)Ｈ（ｚ）為：

這是一個(gè)四階ＩＩＲ系統(tǒng)，Ｍａｔｌａｂ計(jì)算出該系統(tǒng)的頻率響應(yīng)如圖１所示，可見滿足設(shè)計(jì)要求。

如果采用直接型結(jié)構(gòu)實(shí)現(xiàn)，需用的乘法器和延遲單元相對(duì)較多，而且分子和分母的系數(shù)相差較大，需要較多的二進(jìn)制位數(shù)才能實(shí)現(xiàn)相應(yīng)的精度要求。

如果采用二階節(jié)級(jí)聯(lián)實(shí)現(xiàn)，一來各基本節(jié)的零點(diǎn)、極點(diǎn)可以很方便地單獨(dú)進(jìn)行調(diào)整，二來可以降低對(duì)二進(jìn)制數(shù)位數(shù)的要求。給出了一個(gè)直接型結(jié)構(gòu)轉(zhuǎn)為級(jí)聯(lián)型結(jié)構(gòu)的ｄｉｒ２ｃａｓ．ｍ文件，利用該函數(shù)求得系統(tǒng)函數(shù)的級(jí)聯(lián)表達(dá)形式為：

Ｈ（ｚ）＝Ｈ１（ｚ）×Ｈ２（ｚ）＝（0.11-0.1041z -1+0.11z -2）/(1-1.58z -1+0.6469z -2)×(0.2464-0.426z -1+0.2464z -2)/(1-1.7753z -1+0.892z -2)

由上式可以看出，每個(gè)二階節(jié)的分子、分母系數(shù)差異減少了。值得注意的是，在分配二階節(jié)的增益時(shí)，要保證每個(gè)節(jié)不會(huì)發(fā)生運(yùn)算溢出，可以先用Ｍａｔｌａｂ軟件分析計(jì)算來合理安排各節(jié)的增益。經(jīng)過計(jì)算，本文采用第一級(jí)分配０.１１，第二級(jí)分配０.２４６４,可以保證在要求的輸入范圍，沒有數(shù)據(jù)溢出發(fā)生。

２ 系統(tǒng)實(shí)現(xiàn)

將第一個(gè)二階節(jié)的系統(tǒng)函數(shù)表示為差分方程:

ｙ１(ｎ)＝ａ０ｘ(ｎ)－ａ１ｘ(ｎ－１)＋ａ２ｘ(ｎ)＋ｂ０ｙ(ｎ－１)－ｂ１ｙ(ｎ－２)

＝０．１１ｘ(ｎ)－０.１０４１ｘ(ｎ－１)＋０．１１ｘ(ｎ)＋１.５８ｙ(ｎ－１)－０.６４６９ｙ(ｎ－２)

可以看出，一個(gè)二階節(jié)的實(shí)現(xiàn)需要五次乘法運(yùn)算、四次加法運(yùn)算（采用二進(jìn)制補(bǔ)碼將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算）。兩個(gè)二階節(jié)共需要十次乘法運(yùn)算。雖然現(xiàn)在已有上千萬門的ＦＰＧＡ產(chǎn)品可供選用，但是一般應(yīng)用時(shí)全部采用硬件陣列乘法器畢竟不太合適，而如果采用串行乘法器進(jìn)行分時(shí)復(fù)用，其工作速度也不太理想。

本文采用一個(gè)折中的方法實(shí)現(xiàn)，即乘加單元（ＭＡＣ）的乘法器采用陣列乘法器，而不使用串行乘法器，以提高運(yùn)算速度。需要注意的是，ＭＡＸ＋ｐｌｕｓⅡ的ＬＰＭ庫中乘法運(yùn)算為無符號(hào)數(shù)的陣列乘法，所以使用時(shí)需要先將兩個(gè)補(bǔ)碼乘數(shù)轉(zhuǎn)換為無符號(hào)數(shù)相乘后，再將乘積轉(zhuǎn)換為補(bǔ)碼乘積輸出。每個(gè)二階節(jié)完成一次運(yùn)算共需要６個(gè)時(shí)鐘周期，而且需采用各自獨(dú)立的ＭＡＣ實(shí)現(xiàn)兩級(jí)流水線結(jié)構(gòu)，即每個(gè)數(shù)據(jù)經(jīng)過兩個(gè)二階節(jié)輸出只需要６個(gè)時(shí)鐘周期。

２．１ 系統(tǒng)原理框圖

系統(tǒng)原理框圖如圖２所示，模擬信號(hào)經(jīng)過ＴＬＣ５５１０轉(zhuǎn)換為００Ｈ～ＦＦＨ的二進(jìn)制數(shù)后，送入四階ＩＩＲ低通濾波器，處理后輸出１０位二進(jìn)制數(shù)送ＡＤ７５２０得到雙極性的模擬電壓輸出。

圖3 四階IIR濾波器的頂層原理圖

２．２ 頂層ＩＩＲ模塊

頂層ＩＩＲ模塊如圖３所示。主要由一個(gè)時(shí)序控制模塊ＩＩＲＣ、兩個(gè)ＩＩＲ二階節(jié)模塊（ＩＩＲ１和ＩＩＲ２）構(gòu)成。ＩＩＲ模塊設(shè)計(jì)為１０位二進(jìn)制補(bǔ)碼輸入，最高位ａｄ９為補(bǔ)碼符號(hào)位，次高位ａｄ８用于防止運(yùn)算時(shí)的溢出?？梢娫摚桑桑夷K實(shí)際可以輸入９位二進(jìn)制補(bǔ)碼數(shù)，但ＴＬＣ５５１０的輸出數(shù)據(jù)為８位，輸入到ＩＩＲ模塊時(shí)，將ａｄ９和ａｄ８引腳均接地，即輸入為正極性電壓。

ｃｌｒ輸入端為異步清零端，高電平有效。當(dāng)輸入時(shí)鐘ｃｌｋ為１２ＭＨｚ時(shí)，ＩＩＲ模塊產(chǎn)生一個(gè)頻率為２ＭＨｚ的ｃｌｋ＿ａｄ輸出時(shí)鐘提供給ＴＬＣ５５１０。輸出數(shù)據(jù)ｄｏｕｔ為１０位二進(jìn)制補(bǔ)碼。ＩＩＲ１和ＩＩＲ２模塊構(gòu)成級(jí)聯(lián)結(jié)構(gòu)。

２．３ ＩＩＲ１和ＩＩＲ２模塊

ＩＩＲ１、ＩＩＲ２模塊主要由兩個(gè)模塊構(gòu)成，一個(gè)是數(shù)據(jù)移位模塊，在ＣＬＫ＿Ｒ時(shí)鐘作用下將差分方程的各ｘ、ｙ值延遲一個(gè)時(shí)鐘；另一個(gè)模塊是補(bǔ)碼乘加單元，用ＶＨＤＬ語言編寫，兩個(gè)乘數(shù)先取補(bǔ)后再進(jìn)行陣列乘法，在ＣＬＫ＿Ｂ時(shí)鐘控制下完成一次乘加運(yùn)算，乘積取補(bǔ)后輸出，共需要６個(gè)時(shí)鐘。

差分方程的各系數(shù)如表２所示，采用１０位定點(diǎn)純小數(shù)補(bǔ)碼表示。

表2 二階差分方程的系數(shù)

系 數(shù)
a0
a1
a2
b0
b1

IIR1
01CH
3E6H
01CH
194H
35BH

IIR2
03FH
393H
03FH
1C6H
31CH

另外?熏模塊中的五個(gè)系數(shù)定義為常數(shù)，以節(jié)省硬件資源，并且采用０舍１入法進(jìn)行數(shù)據(jù)處理，盡量提高數(shù)據(jù)運(yùn)算精度。ＶＨＤＬ程序如下：

ｅｎｔｉｔｙ ｓｍｕｌｔａｄｄ１ ｉｓ

ｐｏｒｔ (ｃｌｋ＿ｒｅｇｂｔ,ｃｌｋ＿ｒｅｇ: ｉｎ ｓｔｄ＿ｌｏｇｉｃ:

ｘ０,ｘ１,ｘ２,ｙ０,ｙ１:ｉｎ ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(９ ｄｏｗｎｔｏ ０);

ｙｏｕｔ: ｏｕｔ ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(９ ｄｏｗｎｔｏ ０));

ｅｎｄ ｓｍｕｌｔａｄｄ１;

ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖ ｏｆ ｓｍｕｌｔａｄｄ１ ｉｓ

ｓｉｇｎａｌ ｔａｎ,ｔｂｎ,ｔｐ２ｎ:ｓｔｄ＿ｌｏｇｉｃ;

ｓｉｇｎａｌ ｃｎｔ: ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(２ ｄｏｗｎｔｏ ０);

ｓｉｇｎａｌ ｔａ,ｔｂ,ｔａａ,ｔｂｂ:ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(８ ｄｏｗｎｔｏ ０);

ｓｉｇｎａｌ ｔｍｐａ,ｔｍｐｂ:ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(９ ｄｏｗｎｔｏ ０);

ｓｉｇｎａｌ ｔｐ:ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(１８ ｄｏｗｎｔｏ ０);

ｓｉｇｎａｌ ｔｐｐ:ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ,２２ ｄｏｗｎｔｏ ０);

ｓｉｇｎａｌ ｙｔｍｐ,ｐ:ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(２３ ｄｏｗｎｔｏ ０);

ｃｏｎｓｔａｎｔ ａ０:ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ(９ ｄｏｗｎｔｏ ０:＝“０００００１１１００”

（其余常數(shù)說明略）

ｂｅｇｉｎ

ｔｐ２ｎ＜＝ｔａｎ ｘｏｒ ｔｂｎ;－－求補(bǔ)后送陣列乘法器

ｔａａ＜＝ｎｏｔ ｔａ ＋‘１’ ｗｈｅｎ (ｔａｎ＝‘１’) ｅｌｓｅ ｔａ;

ｔｂｂ＜＝ｎｏｔ ｔｂ ＋‘１’ ｗｈｅｎ (ｔｂｎ＝‘１’) ｅｌｓｅ ｔｂ;

ｔｐｐ＜＝‘１’＆‘１’＆‘１’＆‘１’＆ ｎｏｔ ｔｐ ＋‘１’ ｗｈｅｎ(ｔｐ２ｎ＝‘１’) ｅｌｓｅ ｔｐ;

ｔｍｐａ＜＝ａ０ ｗｈｅｎ ｃｎｔ＝０ ｅｌｓｅ

ａ１ ｗｈｅｎ ｃｎｔ＝１ ｅｌｓｅ

ａ２ ｗｈｅｎ ｃｎｔ＝２ ｅｌｓｅ

ｂ０ ｗｈｅｎ ｃｎｔ＝３ ｅｌｓｅ

ｂ１ ｗｈｅｎ ｃｎｔ＝４ ｅｌｓｅ (ｏｔｈｅｒｓ＝＞‘０’);

ｔｍｐｂ＜＝ｘ０ ｗｈｅｎ ｃｎｔ＝０ ｅｌｓｅ

ｘ１ ｗｈｅｎ ｃｎｔ＝１ ｅｌｓｅ

ｘ２ ｗｈｅｎ ｃｎｔ＝２ ｅｌｓｅ

ｙ０ ｗｈｅｎ ｃｎｔ＝３ ｅｌｓｅ

ｙ１ ｗｈｅｎ ｃｎｔ＝４ ｅｌｓｅ (ｏｔｈｅｒｓ＝＞‘０’);

ｔａ＜＝ｔｍｐａ(８ ｄｏｗｎｔｏ ０);ｔｂ＜＝ｔｍｐｂ(８ ｄｏｗｎｔｏ ０);