單片機(jī)系統(tǒng)抗干擾性能方面分析方案

2.影響EMC的因數(shù)

（1）電壓。

電源電壓越高，意味著電壓振幅越大，發(fā)射就更多，而低電源電壓影響敏感度。

（2）頻率。高頻產(chǎn)生更多的發(fā)射，周期性信號(hào)產(chǎn)生更多的發(fā)射。在高頻單片機(jī)系統(tǒng)中，當(dāng)器件開關(guān)時(shí)產(chǎn)生電流尖峰信號(hào)；在模擬系統(tǒng)中，當(dāng)負(fù)載電流變化時(shí)產(chǎn)生電流尖峰信號(hào)。

（3）接地。在所有EMC問題中，主要問題是不適當(dāng)?shù)慕拥匾鸬?。有三種信號(hào)接地方法：?jiǎn)吸c(diǎn)、多點(diǎn)和混合。在頻率低于1MHz時(shí)，可采用單點(diǎn)接地方法，但不適宜高頻；在高頻應(yīng)用中，最好采用多點(diǎn)接地。混合接地是低頻用單點(diǎn)接地，而高頻用多點(diǎn)接地的方法。地線布局是關(guān)鍵，高頻數(shù)字電路和低電平模擬電路的接地電路絕不能混合。

（4）PCB設(shè)計(jì)。適當(dāng)?shù)挠∷㈦娐钒澹≒CB）布線對(duì)防止EMI是至關(guān)重要的。

（5）電源去耦。當(dāng)器件開關(guān)時(shí)，在電源線上會(huì)產(chǎn)生瞬態(tài)電流，必須衰減和濾掉這些瞬態(tài)電流。來自高di/dt源的瞬態(tài)電流導(dǎo)致地和線跡“發(fā)射”電壓，高di/dt產(chǎn)生大范圍的高頻電流，激勵(lì)部件和線纜輻射。流經(jīng)導(dǎo)線的電流變化和電感會(huì)導(dǎo)致壓降，減小電感或電流隨時(shí)間的變化可使該壓降最小。

3.稱量?jī)x表對(duì)抗干擾與復(fù)雜工況處理的硬件要求

在硬件上我們要求儀表廠家必須具有以下措施：

（1）PCB及電路抗干擾措施

印刷電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施作一些說明。

①電源線設(shè)計(jì)

根據(jù)印刷線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻；同時(shí)，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

②地線設(shè)計(jì)

在單片機(jī)系統(tǒng)設(shè)計(jì)中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合來使用，可解決大部分干擾問題。單片機(jī)系統(tǒng)中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。

在地線設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)：

a.正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號(hào)的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而采用一點(diǎn)接地的方式。當(dāng)信號(hào)工作頻率大于10MHz，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。

b.數(shù)字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地；高頻元件周圍盡量用柵格狀大面積地箔，要盡量加大線性電路的接地面積。

C.接地線應(yīng)盡量加粗。若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化，致使電子產(chǎn)品的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能降低。

因此應(yīng)將接地線盡量加粗，使它能通過三倍于印刷電路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。

d.接地線構(gòu)成閉環(huán)路。設(shè)計(jì)只由數(shù)字電路組成的印刷電路板的地線系統(tǒng)時(shí)，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印刷電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地線上產(chǎn)生較大的電位差，引起抗噪聲能力下降；若將接地線構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。

③退耦電容配置

PCB設(shè)計(jì)的常規(guī)做法之一，是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐笋铍娙?。退耦電容的一般配置原則是：

a.電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。

b.原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容。如遇印刷板空隙不夠，可每4～8個(gè)芯片布置一個(gè)1～10pF的鉭電容。

c.對(duì)于抗噪聲能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退耦電容。

d.電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。

此外，還應(yīng)注意以下兩點(diǎn)：

a.在印刷板中有接觸器、繼電器、按鈕等元件時(shí)，操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。

b.CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)，對(duì)不用端要接地或接正電源。