基于ARM的高速數(shù)據(jù)采集卡

1 引言

隨著現(xiàn)代工業(yè)生產(chǎn)和科學研究對數(shù)據(jù)采集要求的日益提高，在瞬態(tài)信號測量、圖像處理等一些高速、高精度的測量中，需要高速采集數(shù)據(jù)?，F(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點：安裝復雜，價格昂貴，受計算機插槽數(shù)量、地址、中斷資源限制，可擴展性差，在一些電磁干擾性強的測試現(xiàn)場，無法專門對其做電磁屏蔽，導致采集的數(shù)據(jù)失真。

本數(shù)據(jù)采集卡采用Philips公司的LPC2142微控制器(基于ARM7內(nèi)核，內(nèi)置了寬范圍的USB 2.0串行通信接口)，有效地解決了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。

2 基于ARM的數(shù)據(jù)采集卡原理

本系統(tǒng)主要由雙通道模／數(shù)轉換器AD9238、ARM微控制器及FPGA器件EP1C3T100組成。結構框圖如圖1所示。AD9238具有A、B 兩個通道，前端的差分放大器對模擬信號放大后送至AD9238，由AD9238將模擬信號轉換成12位的數(shù)字信號，同時送至FPGA中的FIFO緩存器。由LabVIEW設件制作的界面向LPC2142發(fā)送控制指令，LPC2142讀取FIFO緩存器中的數(shù)據(jù)并通過USB端口發(fā)送給主機。主機還可通過界面菜單選擇采樣頻率、采樣的起始點、模擬信號調(diào)理及讀取精度測頻數(shù)據(jù)等。

3 數(shù)據(jù)采集卡的硬件結構

3.1 AD9238簡介

AD9238是美國模擬器件公司(ADI)推出的12位、雙通道模數(shù)轉換器。該轉換器分為3種型號，采樣率最高分別可達20 MS／s,40 MS／s和65 MS／s。它提供與單通道A／D轉換器同樣優(yōu)異的動態(tài)性能，但是具有比采用2個單通道A／D轉換器更好的抗串擾性能；采用單3 V供電(2.7 V～3.6 V)；Rsn=70 dBc；Rsfd=85 dBc；ENOB=11.3 b；差分輸入時有500 MHz的3 dB帶寬；帶有片上的參考電壓和SHA；1～2 Vpp的模擬輸入范圍；輸出數(shù)據(jù)格式為偏移一進制碼或者一進制補碼。

AD9238的兩個通道分別采用一個AD8138做為運放驅動器。I／O兩路中頻模擬信號分別經(jīng)過2個AD8138變?yōu)椴罘中盘査徒oA／D轉換器(第2，3，14，IS引腳)。

高速ADC對時鐘的占空比很敏感，一般來說需要有50％(±5％)的占空比。AD9238給每個通道單獨提供時鐘(引腳CLK_A和CLK_B)，當2個通道的采樣時鐘同頻同相時，性能較好，當2個通道不同步時，性能會有所下降。

本數(shù)據(jù)采集卡采用40 MHz的AD9238，單雙通道選擇和轉換頻率可由軟件控制。

3.2 Cyclone系列FPGA器件

由于高速數(shù)據(jù)采集系統(tǒng)的特殊要求，在眾多FPGA器件中選擇了Altera公司的Cyclone系列器件。Cyclone系列基于先進的 Stratix的工藝構架，為高速應用提供了極高的性價比，此外Cyelone系列器件內(nèi)部RAM存儲器可以生成FIFO緩存器，為高速采樣提供緩存空間。

Altera公司的Quartus II軟件是一款易于使用的綜合開發(fā)工具，它集成了Altera的FPGA／CPLD開發(fā)流程中所涉及的所有工具和第三方軟件接口，界面友好，為設計提供了便利條件。

這里FPGA器件主要完成數(shù)據(jù)緩存、等精度測頻、采樣頻率分頻及觸發(fā)控制等工作。

3.3 FPGA在觸發(fā)控制中的應用

由于此數(shù)據(jù)采集卡是高速緩存式的，緩存空間有限，所以不能采用連續(xù)式采集方式，而采用觸發(fā)式采集方式。為了提高數(shù)據(jù)采集卡的適用能力，不僅可以采集周期信號，而且可以采集觸發(fā)信號，還可手動觸發(fā)采集，筆者增加了觸發(fā)點捕捉電路。系統(tǒng)主要由AD8561電壓比較器和FPGA器件組成，AD8561轉換速度很高，可滿足判斷速度足夠高的要求。首先模擬信號送到AD8561比較器的正輸入端，負輸入端連接至LPC2142的D／A轉換器輸出端， LPC2142的D／A轉換器輸出電壓作為AD8561比較器的參考電壓，此參考電壓可以通過向LPC2142的D／A轉換器的寄存器寫入不同值進行調(diào)節(jié)，此調(diào)節(jié)最終通過由LabVIEW制作的界面控制。當輸人信號電壓高于參考電壓時，AD8561的輸出端TOUT拉高，TOUT的電平可以通過向 AD8561的LATCH端輸入高電平進行鎖存。觸發(fā)控制電路圖如圖2所示。