基于ARM的高速數(shù)據(jù)采集卡

1 引言

隨著現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)采集要求的日益提高，在瞬態(tài)信號(hào)測(cè)量、圖像處理等一些高速、高精度的測(cè)量中，需要高速采集數(shù)據(jù)?，F(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點(diǎn)：安裝復(fù)雜，價(jià)格昂貴，受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差，在一些電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng)，無(wú)法專門對(duì)其做電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。

本數(shù)據(jù)采集卡采用Philips公司的LPC2142微控制器(基于ARM7內(nèi)核，內(nèi)置了寬范圍的USB 2.0串行通信接口)，有效地解決了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。

2 基于ARM的數(shù)據(jù)采集卡原理

本系統(tǒng)主要由雙通道模／數(shù)轉(zhuǎn)換器AD9238、ARM微控制器及FPGA器件EP1C3T100組成。結(jié)構(gòu)框圖如圖1所示。AD9238具有A、B 兩個(gè)通道，前端的差分放大器對(duì)模擬信號(hào)放大后送至AD9238，由AD9238將模擬信號(hào)轉(zhuǎn)換成12位的數(shù)字信號(hào)，同時(shí)送至FPGA中的FIFO緩存器。由LabVIEW設(shè)件制作的界面向LPC2142發(fā)送控制指令，LPC2142讀取FIFO緩存器中的數(shù)據(jù)并通過(guò)USB端口發(fā)送給主機(jī)。主機(jī)還可通過(guò)界面菜單選擇采樣頻率、采樣的起始點(diǎn)、模擬信號(hào)調(diào)理及讀取精度測(cè)頻數(shù)據(jù)等。

3 數(shù)據(jù)采集卡的硬件結(jié)構(gòu)

3.1 AD9238簡(jiǎn)介

AD9238是美國(guó)模擬器件公司(ADI)推出的12位、雙通道模數(shù)轉(zhuǎn)換器。該轉(zhuǎn)換器分為3種型號(hào)，采樣率最高分別可達(dá)20 MS／s,40 MS／s和65 MS／s。它提供與單通道A／D轉(zhuǎn)換器同樣優(yōu)異的動(dòng)態(tài)性能，但是具有比采用2個(gè)單通道A／D轉(zhuǎn)換器更好的抗串?dāng)_性能；采用單3 V供電(2.7 V～3.6 V)；Rsn=70 dBc；Rsfd=85 dBc；ENOB=11.3 b；差分輸入時(shí)有500 MHz的3 dB帶寬；帶有片上的參考電壓和SHA；1～2 Vpp的模擬輸入范圍；輸出數(shù)據(jù)格式為偏移一進(jìn)制碼或者一進(jìn)制補(bǔ)碼。

AD9238的兩個(gè)通道分別采用一個(gè)AD8138做為運(yùn)放驅(qū)動(dòng)器。I／O兩路中頻模擬信號(hào)分別經(jīng)過(guò)2個(gè)AD8138變?yōu)椴罘中盘?hào)送給A／D轉(zhuǎn)換器(第2，3，14，IS引腳)。

高速ADC對(duì)時(shí)鐘的占空比很敏感，一般來(lái)說(shuō)需要有50％(±5％)的占空比。AD9238給每個(gè)通道單獨(dú)提供時(shí)鐘(引腳CLK_A和CLK_B)，當(dāng)2個(gè)通道的采樣時(shí)鐘同頻同相時(shí)，性能較好，當(dāng)2個(gè)通道不同步時(shí)，性能會(huì)有所下降。

本數(shù)據(jù)采集卡采用40 MHz的AD9238，單雙通道選擇和轉(zhuǎn)換頻率可由軟件控制。

3.2 Cyclone系列FPGA器件

由于高速數(shù)據(jù)采集系統(tǒng)的特殊要求，在眾多FPGA器件中選擇了Altera公司的Cyclone系列器件。Cyclone系列基于先進(jìn)的 Stratix的工藝構(gòu)架，為高速應(yīng)用提供了極高的性價(jià)比，此外Cyelone系列器件內(nèi)部RAM存儲(chǔ)器可以生成FIFO緩存器，為高速采樣提供緩存空間。

Altera公司的Quartus II軟件是一款易于使用的綜合開發(fā)工具，它集成了Altera的FPGA／CPLD開發(fā)流程中所涉及的所有工具和第三方軟件接口，界面友好，為設(shè)計(jì)提供了便利條件。

這里FPGA器件主要完成數(shù)據(jù)緩存、等精度測(cè)頻、采樣頻率分頻及觸發(fā)控制等工作。

3.3 FPGA在觸發(fā)控制中的應(yīng)用

由于此數(shù)據(jù)采集卡是高速緩存式的，緩存空間有限，所以不能采用連續(xù)式采集方式，而采用觸發(fā)式采集方式。為了提高數(shù)據(jù)采集卡的適用能力，不僅可以采集周期信號(hào)，而且可以采集觸發(fā)信號(hào)，還可手動(dòng)觸發(fā)采集，筆者增加了觸發(fā)點(diǎn)捕捉電路。系統(tǒng)主要由AD8561電壓比較器和FPGA器件組成，AD8561轉(zhuǎn)換速度很高，可滿足判斷速度足夠高的要求。首先模擬信號(hào)送到AD8561比較器的正輸入端，負(fù)輸入端連接至LPC2142的D／A轉(zhuǎn)換器輸出端， LPC2142的D／A轉(zhuǎn)換器輸出電壓作為AD8561比較器的參考電壓，此參考電壓可以通過(guò)向LPC2142的D／A轉(zhuǎn)換器的寄存器寫入不同值進(jìn)行調(diào)節(jié)，此調(diào)節(jié)最終通過(guò)由LabVIEW制作的界面控制。當(dāng)輸人信號(hào)電壓高于參考電壓時(shí)，AD8561的輸出端TOUT拉高，TOUT的電平可以通過(guò)向 AD8561的LATCH端輸入高電平進(jìn)行鎖存。觸發(fā)控制電路圖如圖2所示。