基于AD9851信號發(fā)生器的設(shè)計(jì)

摘要：基于直接數(shù)字頻率合成(DDS)原理，采用AD9851型DDS器件設(shè)計(jì)一個信號發(fā)生器，實(shí)現(xiàn)50 Hz～60 MHz范圍內(nèi)的正弦波輸出。通過功率放大，在50Ω負(fù)載的情況下，該信號發(fā)生器在50 Hz～10 MHz范圍內(nèi)輸出穩(wěn)定正弦波，電壓峰峰值為0～5V±0．3V。
關(guān)鍵詞：DDS；直接數(shù)字頻率合成；AD9851；微處理器；C語言

0 引言
直接數(shù)字合成(Direct Digital Synthesis—DDS)是近年來新的電子技術(shù)。單片集成的DDS產(chǎn)品是一種可代替鎖相環(huán)的快速頻率合成器件。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。DDS以穩(wěn)定度高的參考時(shí)鐘為參考源，通過精密的相位累加器和數(shù)字信號處理，通過高速D／A變換器產(chǎn)生所需的數(shù)字波形(通常是正弦波形)，這個數(shù)字波經(jīng)過一個模擬濾波器后，得到最終的模擬信號波形。
DDS系統(tǒng)一個顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還包括：相當(dāng)好的頻率和相位分辨率(頻率的可控范圍達(dá)μHz級，相位控制小于0．09°)，能夠進(jìn)行快速的信號變換(輸出DAC的轉(zhuǎn)換速率百萬次／秒)。

1 AD9851集成芯片簡介
AD9851是在AD9850的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的DDS芯片。AD9851相對于AD9850的內(nèi)部結(jié)構(gòu)，只是多了一個6倍參考時(shí)鐘倍乘器，當(dāng)系統(tǒng)時(shí)鐘為180MHz時(shí)，在參考時(shí)鐘輸入端，只需輸入30 MHz的參考時(shí)鐘即可。AD9851是由數(shù)據(jù)輸入寄存器、頻率／相位寄存器、具有6倍參考時(shí)鐘倍乘器的DDS芯片、10位的模／數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個部分組成。其中具有6倍參考時(shí)鐘倍乘器的DDS芯片是由32位相位累加器、正弦函數(shù)功能查找表、D／A變換器以及低通濾波器集成到一起。這個高速DDS芯片時(shí)鐘頻率可達(dá)180MHz，輸出頻率可達(dá)70 MHz，分辨率為0．04Hz。
AD9851可以產(chǎn)生一個頻譜純凈、頻率和相位都可編程控制且穩(wěn)定性很好的模擬正弦波，這個正弦波能夠直接作為基準(zhǔn)信號源，或通過其內(nèi)部高速比較器轉(zhuǎn)換成標(biāo)準(zhǔn)方波輸出，作為靈敏時(shí)鐘發(fā)生器來使用。
AD9851的各引腳功能如圖1所示。

D0～D7：8位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入40位控制數(shù)據(jù)。
PGND：6倍參考時(shí)鐘倍乘器地。
PVCC：6倍參考時(shí)鐘倍乘器電源。
W-CLK：字裝入信號，上升沿有效。
FQ-UD：頻率更新控制信號，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。
FREFCLOCK：外部參考時(shí)鐘輸入。
CMOS／TTL脈沖序列可直接或間接地加到6倍參考時(shí)鐘倍乘器上。在直接方式中，輸入頻率即是系統(tǒng)時(shí)鐘；在6倍參考時(shí)鐘倍乘器方式，系統(tǒng)時(shí)鐘為倍乘器輸出。
AGND：模擬地。
AVDD：模擬電源(+5 V)。
DGND：數(shù)字地。
DVDD：數(shù)字電源(+5 V)。
RSET、DAC：外部復(fù)位連接端。
VOUTN：內(nèi)部比較器負(fù)向輸出端。
VOUTP：內(nèi)部比較器正向輸出端。
VINN：內(nèi)部比較器的負(fù)向輸入端。
VINP：內(nèi)部比較器的正向輸入端。
DACBP：DAC旁路連接端。
IOUTB：“互補(bǔ)”DAC輸出。
IOUT：內(nèi)部DAC輸出端。
RESET：復(fù)位端。低電平清除DDS累加器和相位延遲器為0 Hz和0相位，同時(shí)置數(shù)據(jù)輸入為串行模式以及禁止6倍參考時(shí)鐘倍乘器工作。