MSP430單片機與多功能電話留言系統(tǒng)設計

反相模擬輸入(ANA IN-) 差分驅(qū)動時，這是錄音信號的反相輸入端。信號通過耦合電容輸入，最大幅度為峰峰值16 mV。

音頻輸出(AUD OUT) 提供音頻輸出，可驅(qū)動5KΩ 的負載。

片選(/SS) 此端為低，即向該ISD4004 芯片發(fā)送指令，兩條指令之間為高電平。

串行輸入(MOSI) 此端為串行輸入端，主控制器應在串行時鐘上升沿之前半個周期將數(shù)據(jù)放到此端，供ISD 輸入。

串行輸出(MISO) ISD 的串行輸出端。ISD 未選中時，此端為高阻態(tài)。

串行時鐘(SCLK) ISD 的時鐘輸入端，由主控制器產(chǎn)生，用于同步MOSE 和MISO 的數(shù)據(jù)傳輸。數(shù)據(jù)在SCLK 上升沿鎖存到ISD，在下降沿移出ISD。

中斷(/INT) 此端為漏極開路輸出。ISD 在任何操作(包括快進)中檢測到EOM 或OVF時，此端變低并保持。中斷狀態(tài)在下一個SPI 周期開始時清除。中斷狀態(tài)也可用RINT指令讀取。OVF 標志----指示ISD 的錄、放操作已達到存儲器的末尾。EOM 標志——只在放音中檢測到內(nèi)部的EOM 標志時，EOM狀態(tài)位才置1。

行地址時鐘(RAC) 漏極開路輸出。每個RAC 周期表示ISD 存儲器的操作進行了一行(ISE4004 系列中存貯器共2400 行)。該信號保持高電平175ms，低電平25ms?？爝M模式下，RAC 的218.75µs 是高電平，31.25µs 為低電平。該端可用于存儲管理技術 。

外部時鐘(XCLK) 此端內(nèi)部有下拉元件。芯片內(nèi)部的采樣時鐘在出廠前已調(diào)校，誤差在+1%內(nèi)。商業(yè)級芯片在整個溫度和電壓范圍內(nèi)，頻率變化在+2.25%內(nèi)。工業(yè)級芯片在整個溫度和電壓范圍內(nèi)，頻率變化在-6/+4%內(nèi)，此時建議使用穩(wěn)壓電源。若要求更高精度，可從此端輸入外部時鐘。由于內(nèi)部的防混淆及平滑濾波器已設定，故上述推薦的時鐘頻率不應改變。輸入時鐘的占空比無關緊要，因為內(nèi)部已進行了分頻。在不外接地時鐘時，此端必須接地。

自動靜噪(AMCAP) 當錄音信號電平下降到內(nèi)部設的某一閾值以下時，自動靜噪功能使信號衰弱，這樣有助于降低無信號(靜音)時的噪聲。通常此端對地接1µF 的電容，構成內(nèi)部信號電平峰值檢測電路的一部分。檢出的峰值電平與內(nèi)部定的閾值作比較，決定自動靜噪功能的翻轉(zhuǎn)點。大信號時，自動靜噪電路不衰減，靜音時衰減6dB。1mF的電容也影響自動靜噪電路對信號幅度的響應速度。此端接VCCA 則禁止自動靜噪。

2.ISD4004的指令表（表一）和串行外設接口(SPI)

表一 ISD4004 指令表