PCB設計中的電磁兼容性考慮

包括時鐘和周期信號走線設定不當；PCB的分層排列及信號布線層設置不當；對于帶有高頻RF能量分布成分的選擇不當；共模與差模濾波考慮不足；接地環(huán)路引起RF和地彈；旁路和去耦不足等等。

要實現(xiàn)系統(tǒng)級的EMI抑制，通常需要一些適當?shù)姆椒ǎ哼@主要包括屏蔽、襯墊、接地、濾波、去耦、適當布線、電路阻抗控制等。

3.2 電磁兼容的屏蔽設計

現(xiàn)今的電子產(chǎn)業(yè)界已愈來愈注意到SE/EMC（Shielding Effectiveness，SE，隔離室屏蔽效益）的需求，而隨著更多電子組件的使用，電磁兼容性亦更受到關切。電磁屏蔽就是以金屬隔離的原理來控制電磁干擾由一個區(qū)域向另一個區(qū)域感應和輻射傳播電方法。通常包括兩種：一種是靜電屏蔽，主要用于防止靜電場和恒定磁場的影響；另一種是電磁屏蔽，主要用于防止交變電場、交變磁場以及交變電磁場的影響。

EMI屏蔽可使產(chǎn)品簡單且有效的符合EMC的規(guī)范，當頻率在10MHz以下時電磁波大多為傳導的形式，而較高頻率的電磁波則多為輻射的形式。設計時可以采用單層實心屏蔽材料、多層實心屏蔽材料、雙重屏蔽或者雙重以上屏蔽等新型材料進行EMI屏蔽。對于低頻的電磁干擾需要用厚的屏蔽層，最合適的是使用磁導率高的材料或磁性材料，如鎳銅合金等，以獲得最大的電磁吸收損耗，而對于高頻電磁波可使用金屬屏蔽材料。

在實際的EMI屏蔽中，電磁屏蔽效能很大程度上取決于機箱的物理結構，即導電的連續(xù)性。機箱上的接縫以及開口都是電磁波的泄漏源。而且，穿過機箱的電纜也是造成屏蔽效能下降到主要原因。機箱上開口的電磁泄漏與開口的形狀、輻射源的特性和輻射源到開口處的距離相關。通過適當?shù)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/設計">設計開口尺寸和輻射源到開口的距離能夠改善屏蔽效能。通常解決機箱縫隙電磁泄漏的方式是在縫隙處用電磁密封襯墊。電磁密封襯墊是一種導電的彈性材料，它能夠保持縫隙處的導電連續(xù)性。常見的電磁密封襯墊有：導電橡膠（在橡膠中摻入導電顆粒，使這種復合材料既具有橡膠的彈性，又具有金屬的導電性。）、雙重導電橡膠（它不是在橡膠所有部分摻入導電顆粒，這樣獲得的好處是既最大限度地保持了橡膠的彈性，又保證了導電性）、金屬編織網(wǎng)套（以橡膠為芯的金屬編織網(wǎng)套）、螺旋管襯墊（用不銹鋼、鈹銅或鍍錫鈹銅卷成的螺旋管）等。另外，當對通風量要求比較高時，必須使用截至波導通風板，這種板相當于一個高通濾波器，對高于某一頻率的電磁波不衰減通過，但對于低于這一頻率的電磁波則進行很大的衰減，合理應用截至波導的這種特性可以很好的屏蔽EMI的干擾。

3.3 電磁兼容的合理PCB設計

隨著系統(tǒng)設計復雜性和集成度的大規(guī)模提高，電子系統(tǒng)設計師們正在從事100MHZ以上的電路設計，總線的工作頻率也已經(jīng)達到或者超過50MHZ，有的甚至超過100MHZ。當系統(tǒng)工作在50MHz時，將產(chǎn)生傳輸線效應和信號的完整性問題；而當系統(tǒng)時鐘達到120MHz時，除非使用高速電路設計知識，否則基于傳統(tǒng)方法設計的PCB將無法工作。因此，高速電路設計技術已經(jīng)成為電子系統(tǒng)設計師必須采取的設計手段。只有通過使用高速電路設計師的設計技術，才能實現(xiàn)設計過程的可控性。

通常認為如果數(shù)字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量（比如說１／３），就稱為高速電路。實際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿（或稱信號的跳變）引發(fā)了信號傳輸?shù)姆穷A期結果。要實現(xiàn)符合EMC標準的高頻PCB設計，通常需要采用以下技術：包括旁路與去耦、接地控制、傳輸線控制、走線終端匹配等。

（1）旁路與去耦

去耦是指去除在器件切換時從高頻器件進入到配電網(wǎng)絡中的RF能量，而旁路則是從元件或電纜中轉移不想要的共模RF能量。

所有的電容器都是由LCR電路組成，其中L是電感，它與導線長度有關，R是導線中的電阻，C是指電容。在某一頻率上，該LC串聯(lián)組合將產(chǎn)生諧振。在諧振狀態(tài)下，LCR電路將有非常小的阻抗和有效的RF旁路。當頻率高于電容的自諧振時，電容器漸變?yōu)楦行宰杩?，同時旁路或去藕效果下降。因此，電容器實現(xiàn)旁路與去耦的效果受引線長度，以及電容器與器件間的走線、介質填料等的影響。理想的去耦電容器還可以提供邏輯裝置狀態(tài)切換時所需的所有電流，實際上是電源和接地層間的阻抗決定電容器能夠提供的電流的多少。

當選擇旁路和去耦電容時，可通過邏輯系列和所使用的時鐘速度來計算所需電容器的自諧振頻率，根據(jù)頻率以及電路中的容抗來選擇電容值。在選擇封裝尺度是盡量選擇更低引線電感的電容，這通常表現(xiàn)為SMT（Surface Mount Technology）電容器，而不選擇通孔式電容器（如DIP封裝的電容器）。另外在產(chǎn)品設計中，也常常采用并聯(lián)去耦電容來提供更大的工作頻帶，減少接地不平衡。在并聯(lián)電容系統(tǒng)中，當高于自諧振頻率時，大電容表現(xiàn)感性阻抗并隨頻率增大而增加；而小電容則表現(xiàn)為容性阻抗并隨頻率增加而減少，而且此時整個電容電路的阻抗比單獨一個電容時的阻抗要小。

（2）接地系統(tǒng)

大多數(shù)電子產(chǎn)品都要求接地。接地是使噪聲干擾最小化并對電路進行劃分的一個重要方法。接地主要表現(xiàn)在為模擬與數(shù)字電路之間提供參考連接以及在PCB的地層和金屬外殼之間提供高頻連接。

PCB經(jīng)常包含著危險電壓。它包括在電源組件、通信電路、延遲驅動儀表控制、功率交換模塊以及類似的器件中。要使產(chǎn)品符合安全規(guī)則，并符合電磁兼容性，必須去掉這些危險電壓，通常的策略就是采用地線或地平面系統(tǒng)。地線（或地平面）實質是信號回流源的低阻抗路徑。由于地線的這種作用，使得地線中可能會有很大的電流存在。因為地線的阻抗不會是零，因而這種電流會產(chǎn)生電位差。當?shù)鼐€中有電位差存在時，對系統(tǒng)的影響就很明顯了：地電位差能夠造成電路的誤動作，使系統(tǒng)工作不正常。