采用LPC2378和ADS112的視頻矩陣切換裝置設計

目前，國內(nèi)使用的視頻矩陣切換系統(tǒng)一般規(guī)模較小，并且大多數(shù)通過RS232串口連接的鍵盤來控制視頻矩陣的切換，實施遠程操控很繁瑣。

本文采用NXP公司基于ARM7的微控制器LPC2378與ADI公司的視頻矩陣切換芯片ADS112構成了視頻矩陣切換裝置，實現(xiàn)了具有以太網(wǎng)接口的64路視頻輸入、8路視頻輸出的視頻矩陣。監(jiān)控中心可以通過網(wǎng)絡傳輸?shù)姆绞綄⒁曨l切換控制命令和云臺操作控制命令發(fā)送給LPC2378，再由LPC2378根據(jù)協(xié)議處理上位機發(fā)來的命令數(shù)據(jù)，控制視頻矩陣和攝像機云臺。這樣，操作人員可以使用可視化的上位機，通過以太網(wǎng)對視頻進行切換。在上位應用軟件的支持下，該系統(tǒng)具有自動、循環(huán)切換視頻的功能，并且可以通過網(wǎng)絡通信的方式，在遠端對各攝像機的云臺實施操作。

1 LPC2378的特性

LPC2378包含了10／100M Ethernet MAC、USB 2.0全速接口、4個UART、2路CAN通道、1個SPI接口、2個同步串行端口(SSP)、3個I2C接口、1個I2S接口、MiniBus、4個通用定時器、10位A／D轉換器、RTC、看門狗和104個通用I／O引腳。LPC2378的特性如下：

①ARM7TDMI-S處理器，可在高達72 MHz的工作頻率下運行。

②高達512 KB的片內(nèi)Flash程序存儲器，具有在系統(tǒng)編程(ISP)和在應用編程(IAP)功能。單個Flash扇區(qū)或整個芯片擦除的時間為400 ms，256字節(jié)編程的時間為1 ms。Flash程序存儲器在ARM局部總線上，可以進行高性能的CPU訪問。

③ARM局部總線上有高達32 KB的SRAM，可以進行高性能的CPU訪問。

④以太網(wǎng)接口的16 KB靜態(tài)RAM，也可用作通用SRAM。

⑤USB接口的8 KB靜態(tài)RAM，也可用作通用SRAM。

⑥2個AHB系統(tǒng)，可以同步進行Ethernet DMA、USB DMA以及從片內(nèi)Flash執(zhí)行程序的操作，這些功能不會產(chǎn)生競爭?？偩€橋允許Ethernet DMA訪問其他AHB子系統(tǒng)。

⑦外部存儲控制器支持諸如Flash和SRAM的靜態(tài)設備，8位數(shù)據(jù)／16位地址并行的總線僅可在LPC2378中使用。

⑧先進的向量中斷控制器，支持多達32個向量中斷。

⑨通用AHB DMA控制器(GPDMA)能夠與SSP串行接口、I2S端口和SD／MMC卡端口共用，也可用于存儲器到存儲器的傳輸。

LPC2378內(nèi)部集成的Ethernet控制器使用RMII接口與外圍電路PHY芯片(例如DM9161A)進行通信，從而易于實現(xiàn)以太網(wǎng)通信功能。

2 AD8112的功能特點

ADSll2是ADI公司的16路輸入、8路輸出的視頻矩陣切換芯片，所有的輸入和輸出都具有緩存。ADS112具有由128個獨立的電子開關構成的開關矩陣，可以實現(xiàn)16路視頻輸入、8路視頻輸出。該矩陣切換是100％非阻塞的，通過串行或并行編程方式寫入控制系列字，可以使能任意一路輸入和任意一路輸出連接，每一個輸出可以和16擬輸入信號中的任意一路連接。AD8112功能結構框圖如圖1所示。



AD8112的輸出端設有高速放大器，放大器的補償是自動地優(yōu)化到每一個增益選擇的最大帶寬。每一個輸出可以由控制系列字的第5位控制使能。當被禁止時，輸出引腳可以視為一個4 kΩ的電阻，并且允許將多個禁用的輸出引腳連接在一起。當上電或者異步復位時，所有的輸出引腳將被初始化成禁止狀態(tài)，避免在大規(guī)模視頻矩陣中的輸出發(fā)生沖突。

AD8112的數(shù)字接口由以下引腳組成：DATA IN，DATAOUT，CLK，LIPDATE，CE，SER／PAR，194～D0，A2～A0和RESET。其中，DATA IN是串行數(shù)據(jù)輸入端，DATA OUT是串行數(shù)據(jù)輸出端，CLK是串行輸入時鐘，UPDATE是數(shù)據(jù)鎖存端，CE是片選端，SER／PAR是編程方式控制端，D4～D0和A2～A0是并行數(shù)據(jù)和地址裝載端，RESET是復位端。

AD8112提供串行編程和并行編程2種編程方式，由SER／PAR引腳的高低電平進行選擇。SER／PAR=0時，選擇串行編程方式：DATA IN輸入的數(shù)據(jù)在CLK的下降沿進行裝載，在UPDATE的下降沿鎖存數(shù)據(jù)，對矩陣進行編程；DATA OUT經(jīng)80位矩陣模式寄存器移位輸出。SER／PAR=1時，選擇并行編程方式：由D4～D0并行輸入的數(shù)據(jù)和A2～A0并行輸入的地址在CLK的下降沿進行裝載；在UPDATE的下降沿鎖存數(shù)據(jù)，對矩陣進行編程。

AD8112串行編程方式控制時序圖如圖2所示。



在串行編程方式下，AD8112從DATA IN端輸入的控制字如圖3所示?？刂谱智?0位每5位對應一個視頻輸出，按OUTPUT7～OUTPUT0依次排列。D4控制輸出使能，D4=1輸出使能，D4=0輸出禁止；D3～D0選定視頻輸入端INPUT15～INPUT0。由于AD8112內(nèi)帶的5位并行裝載的80位移位寄存器中，有40位在內(nèi)部不連接，故控制字的后40位寫入0。



對于一個由N塊AD8112組成的大型矩陣，這些芯片可以被一串N×80位的串行數(shù)據(jù)流編程。AD8112并行編程方式控制時序圖如圖4所示。