雙口RAM在PCI總線與AVR接口設(shè)計(jì)中的應(yīng)用

摘要：為了提高PCI總線與AVR單片機(jī)之間的數(shù)據(jù)傳輸速度，利用雙口RAM通過(guò)共享的方式實(shí)現(xiàn)PCI總線與AVR單片機(jī)之間的高速數(shù)據(jù)交換。利用有限狀態(tài)機(jī)方法將PCI接口芯片局部端邏輯轉(zhuǎn)換為雙口RAM讀寫控制信號(hào)和地址數(shù)據(jù)信號(hào)，并通過(guò)仿真工具M(jìn)odelsim Se對(duì)接口電路進(jìn)行了驗(yàn)證，得出的仿真波形符合要求；利用乒乓操作方法實(shí)現(xiàn)PCI接口芯片和AVR單片機(jī)交替讀／寫數(shù)據(jù)存儲(chǔ)區(qū)，有效提高了PCI總線與AVR單片機(jī)之間的數(shù)據(jù)傳輸速度。實(shí)踐證明該設(shè)計(jì)方法是解決高低速設(shè)備的傳輸瓶頸問(wèn)題的有效途徑。
關(guān)鍵詞：雙口RAM；AVR；CPLD；狀態(tài)機(jī)；乒乓操作

由于PCI總線工作在頻率33 MHz，AVR單片機(jī)工作在16 MHz，它們之間時(shí)鐘不同步，要進(jìn)行有效通信，必須在它們中間設(shè)置數(shù)據(jù)緩沖區(qū)，作為雙方交換數(shù)據(jù)的單元。雙口RAM正好解決了這個(gè)問(wèn)題，它既作為PCI總線的局部空間又作為AVR單片機(jī)的外部擴(kuò)充存儲(chǔ)器，通過(guò)交替讀／寫達(dá)到交換數(shù)據(jù)的目的。下面以PLX公司的PCI總線接口芯片PCI9052和IDT公司的雙口RAMIDT7006為例，介紹實(shí)現(xiàn)數(shù)據(jù)交換的方法。

1 PCI9052和IDT7006
1．1 PCI9052簡(jiǎn)介
PCI9052是PLX公司為擴(kuò)展適配板卡推出的低價(jià)位PCI總線目標(biāo)接口芯片，低功耗，符合PCI V2．1規(guī)范，它的本地總線(Local Bus)可以通過(guò)編程設(shè)置為8／16／32位的復(fù)用或非復(fù)用總線。其主要性能特點(diǎn)如下：
(1)異步操作。PCI9052的Local Bus與PCI總線的時(shí)鐘相互獨(dú)立運(yùn)行，兩總線的異步運(yùn)行方便了高、低速設(shè)備的兼容。Local Bus的時(shí)鐘頻率范圍為0～40 MHz，TTL電平；PCI的時(shí)鐘頻率范圍0～33MHz。
(2)可編程的局部總線配置。PCI9052支持8位、16位或32位Local Bus，它們是復(fù)用或非復(fù)用。PCI9052有4個(gè)字節(jié)允許信號(hào)(LBE[3：0]#)，26條地址線(LA[27：2])和32位、16位、8位數(shù)據(jù)線(LAD[31：0])。
(3)直接從(目標(biāo))數(shù)據(jù)傳送模式。PCI9052具有雙向FIFO，可用于零等待狀態(tài)突發(fā)操作，支持從PCI總線到Local Bus的存儲(chǔ)器映射空間的突發(fā)傳送和I／O訪問(wèn)。Local Bus能被設(shè)置成突發(fā)或持續(xù)單周期。
(4)4個(gè)局部片選。PCI9052提供4個(gè)片選，每個(gè)片選的基地址和范圍被E2PROM或主機(jī)編程成唯一的。
(5)5個(gè)局部地址空間。PCI9052提供5個(gè)局部地址空間，每個(gè)局部地址空間的基地址和范圍可以被E2PROM或主機(jī)編程成惟一的。
1．2 IDT7006簡(jiǎn)介
IDT7006是美國(guó)IDT公司開(kāi)發(fā)研制的高速16K×8 B雙口靜態(tài)RAM。該雙口RAM提供兩個(gè)獨(dú)立的具有控制、地址和I／O引腳的端口。其主要性能特點(diǎn)如下：可同時(shí)訪問(wèn)雙端口同一存儲(chǔ)器空間；高速存儲(chǔ)訪問(wèn)，訪問(wèn)速度最高可達(dá)到15 ns；低功耗運(yùn)行；雙片選，允許不需要外部邏輯的深度擴(kuò)展；使用級(jí)聯(lián)和主從選擇引腳可以擴(kuò)展IDT7006的數(shù)據(jù)總線寬度到16位或更寬；具有硬件仲裁方式、中斷仲裁方式和信號(hào)燈仲裁方式，來(lái)防止訪問(wèn)沖突。

2 PCI9052和IDT7006的時(shí)序轉(zhuǎn)換
為將PCI9052的局部信號(hào)邏輯轉(zhuǎn)換為雙口RAMIDT7006的讀／寫控制信號(hào)邏輯，采用有限狀態(tài)機(jī)的方法來(lái)實(shí)現(xiàn)它們之間的邏輯轉(zhuǎn)換。在可編程器件設(shè)計(jì)中，狀態(tài)機(jī)的設(shè)計(jì)方法是應(yīng)用最廣泛的設(shè)計(jì)方法之一，它是一種簡(jiǎn)單、結(jié)構(gòu)清晰、設(shè)計(jì)靈活的方法，易于建立、理解和維護(hù)，特別應(yīng)用在具有大量狀態(tài)轉(zhuǎn)移和復(fù)雜時(shí)序控制的系統(tǒng)中，更顯其優(yōu)勢(shì)。設(shè)計(jì)中用VerilogHDL描述的狀態(tài)機(jī)來(lái)實(shí)現(xiàn)接口的時(shí)序轉(zhuǎn)換。
2．1 硬件連接
硬件上采用可編程邏輯器件MAXⅡ(EPM240)來(lái)實(shí)現(xiàn)PCI9052和IDT7006的接口電路，PCI9052采取非復(fù)用、8 b局部總線寬度和單周期讀／寫方式，信號(hào)連接關(guān)系如圖1所示。

2．2 有限狀態(tài)機(jī)
PCI9052局部總線有4個(gè)基本的狀態(tài)：空閑狀態(tài)、地址狀態(tài)、數(shù)據(jù)／等待狀態(tài)和恢復(fù)狀態(tài)。一旦局部總線的主設(shè)備擁有總線并需要開(kāi)始一個(gè)總線訪問(wèn)，則進(jìn)入地址狀態(tài)，有效，此時(shí)一個(gè)有效的地址出現(xiàn)在地址／數(shù)據(jù)總線上；數(shù)據(jù)傳輸是在數(shù)據(jù)／等待狀態(tài)進(jìn)行的，或者內(nèi)部等待產(chǎn)生器用來(lái)在此狀態(tài)插入等待狀態(tài)；在最后的數(shù)據(jù)／等待狀態(tài)有效，用來(lái)申明最后的數(shù)據(jù)傳輸；在地址／數(shù)據(jù)復(fù)用的模式下，所有數(shù)據(jù)傳輸完畢后，總線會(huì)進(jìn)入恢復(fù)狀態(tài)；隨后總線回到空閑狀態(tài)，等待下一次的總線訪問(wèn)。
整個(gè)狀態(tài)機(jī)分為外狀態(tài)機(jī)和內(nèi)狀態(tài)機(jī)兩個(gè)大的部分，外狀態(tài)機(jī)識(shí)別PCI9052的讀周期和寫周期，并轉(zhuǎn)移到相應(yīng)的內(nèi)部狀態(tài)機(jī)，然后內(nèi)部狀態(tài)機(jī)再進(jìn)行讀／寫的內(nèi)部狀態(tài)轉(zhuǎn)移，通過(guò)不同的狀態(tài)輸出不同的雙口RAM讀／寫控制等信號(hào)，達(dá)到時(shí)序轉(zhuǎn)換的目的。外狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移圖如圖2所示。