法拉電容在RAM數(shù)據(jù)保護(hù)中的應(yīng)用

　　(1) 主控制程序

　　上電進(jìn)行必要的CPU初始化后，檢查正常掉電標(biāo)志和RAM Check Sum計(jì)算檢查，以確認(rèn)RAM中數(shù)據(jù)是否正常。如果正常，就進(jìn)行掉電前的現(xiàn)場(chǎng)恢復(fù)。其主程序流程框圖如圖2所示。

　　(2) 掉電中斷處理程序

　　CPU收到掉電信號(hào)(PW_DN)中斷時(shí)，CPU進(jìn)行掉電應(yīng)急處理和保護(hù)現(xiàn)場(chǎng)，設(shè)置正常掉電標(biāo)志，保存RAM Check Sum計(jì)算結(jié)果，以備上電時(shí)檢查RAM數(shù)據(jù)是否被破壞。其流程框圖如圖3所示。

　　圖3　 掉電中斷處理流程

　　圖4　 定時(shí)中斷處理流程

　　(3) 定時(shí)中斷處理程序

　　看門(mén)狗定時(shí)器電路需要在每1.6 s內(nèi)清零，在定時(shí)中斷處理程序中調(diào)用看門(mén)狗清零子程序。定時(shí)中斷時(shí)間要設(shè)在1.6 s以內(nèi)，例如100 ms。定時(shí)中斷處理流程框圖如圖4所示。

　　結(jié)語(yǔ)

　　在本應(yīng)用實(shí)例中，經(jīng)測(cè)試，掉電后RAM數(shù)據(jù)后備時(shí)間是10～14天，且數(shù)據(jù)可靠，系統(tǒng)運(yùn)行穩(wěn)定。顯然，選擇更大容值的法拉電容將有更長(zhǎng)的后備時(shí)間。在控制系統(tǒng)的產(chǎn)品設(shè)計(jì)中，為提高產(chǎn)品的可靠性、降低成本、增強(qiáng)產(chǎn)品在市場(chǎng)上的競(jìng)爭(zhēng)力，本文提供的方案具有參考價(jià)值。