總線標(biāo)準(zhǔn)與層次結(jié)構(gòu)

計(jì)算機(jī)部件要具有通用性，適應(yīng)不同系統(tǒng)與不同用戶的需求，設(shè)計(jì)必須模塊化。計(jì)算機(jī)部件產(chǎn)品(模塊)供應(yīng)出現(xiàn)多元化。模塊之間的聯(lián)接關(guān)系要標(biāo)準(zhǔn)化，使模塊具有通用性。模塊設(shè)計(jì)必須基于一種大多數(shù)廠商認(rèn)可的模塊聯(lián)接關(guān)系，即一種總線標(biāo)準(zhǔn)。

總線的標(biāo)準(zhǔn)
總線是一類信號(hào)線的集合是模塊間傳輸信息的公共通道，通過(guò)它，計(jì)算機(jī)各部件間可進(jìn)行各種數(shù)據(jù)和命令的傳送。
為使不同供應(yīng)商的產(chǎn)品間能夠互換，給用戶更多的選擇，總線的技術(shù)規(guī)范要標(biāo)準(zhǔn)化。
總線的標(biāo)準(zhǔn)制定要經(jīng)周密考慮，要有嚴(yán)格的規(guī)定。
總線標(biāo)準(zhǔn)（技術(shù)規(guī)范）包括以下幾部分：
機(jī)械結(jié)構(gòu)規(guī)范：模塊尺寸、總線插頭、總線接插件以及按裝尺寸均有統(tǒng)一規(guī)定。
功能規(guī)范：總線每條信號(hào)線（引腳的名稱）、功能以及工作過(guò)程要有統(tǒng)一規(guī)定。
電氣規(guī)范：總線每條信號(hào)線的有效電平、動(dòng)態(tài)轉(zhuǎn)換時(shí)間、負(fù)載能力等。

總線的發(fā)展情況
S-100總線：產(chǎn)生于1975年，第一個(gè)標(biāo)準(zhǔn)化總線，為微計(jì)算機(jī)技術(shù)發(fā)展起到了推動(dòng)作用。
IBM-PC個(gè)人計(jì)算機(jī)采用總線結(jié)構(gòu)（Industry Standard Architecture, ISA)并成為工業(yè)化的標(biāo)準(zhǔn)。先后出現(xiàn)8位ISA總線、16位ISA總線以及后來(lái)兼容廠商推出的EISA（Extended ISA)32位ISA總線。
為了適應(yīng)微處理器性能的提高及I/O模塊更高吞吐率的要求，出現(xiàn)了VL-Bus(VESA Local Bus)和PCI(Peripheral Component Interconnect,PCI）總線。
適合小型化要求的PCMCIA(Personal Computer Memory Card International Association)總線，用于筆記本計(jì)算機(jī)的功能擴(kuò)展。

總線的指標(biāo)
計(jì)算機(jī)主機(jī)性能迅速提高,各功能模塊性能也要相應(yīng)提高,這對(duì)總線性能提出更高的要求?？偩€主要技術(shù)指標(biāo)有幾方面：
總線寬度：一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)，如S100為8位，ISA為16位，EISA為32位，PCI-2可達(dá)64位。總線寬度不會(huì)超過(guò)微處理器外部數(shù)據(jù)總線的寬度。
總數(shù)工作頻率：總線信號(hào)中有一個(gè)CLK時(shí)鐘，CLK越高每秒鐘傳輸?shù)臄?shù)據(jù)量越大。ISA、EISA為8MHz，PCI為33.3MHz, PCI-2可達(dá)達(dá)66.6MHz。
單個(gè)數(shù)據(jù)傳輸周期：不同的傳輸方式，每個(gè)數(shù)據(jù)傳輸所用CLK周期數(shù)不同。ISA要2個(gè)，PCI用1個(gè)CLK周期。這決定總線最高數(shù)據(jù)傳輸率。

總線的分類與層次
系統(tǒng)總線：是微處理器芯片對(duì)外引線信號(hào)的延伸或映射，是微處理器與片外存儲(chǔ)器及I/0接口傳輸信息的通路。系統(tǒng)總線信號(hào)按功能可分為三類：
地址總線（Where）：指出數(shù)據(jù)的來(lái)源與去向。地址總線的位數(shù)決定了存儲(chǔ)空間的大小。
系統(tǒng)總線：
數(shù)據(jù)總線（What）提供模塊間傳輸數(shù)據(jù)的路徑，數(shù)據(jù)總線的位數(shù)決定微處理器結(jié)構(gòu)的復(fù)雜度及總體性能。
控制總線（When）：提供系統(tǒng)操作所必需的控制信號(hào)，對(duì)操作過(guò)程進(jìn)行控制與定時(shí)。
擴(kuò)充總線：亦稱設(shè)備總線，用于系統(tǒng)I/O擴(kuò)充。與系統(tǒng)總線工作頻率不同，經(jīng)接口電路對(duì)系統(tǒng)總統(tǒng)信號(hào)緩沖、變換、隔離，進(jìn)行不同層次的操作（ISA、EISA、MCA)
局部總線：擴(kuò)充總線不能滿足高性能設(shè)備（圖形、視頻、網(wǎng)絡(luò)）接口的要求，在系統(tǒng)總線與擴(kuò)充總線之間插入一層總線。由于它經(jīng)橋接器與系統(tǒng)總線直接相連，因此稱之為局部總線（PCI）。

總線層次結(jié)構(gòu)

總線操作

總線一個(gè)操作過(guò)程是完成兩個(gè)模塊之間傳送信息，啟動(dòng)操作過(guò)程的是主模塊，另外一個(gè)是從模塊。某一時(shí)刻總線上只能有一個(gè)主模塊占用總線。
總線的操作步驟：
主模塊申請(qǐng)總線控制權(quán)，總線控制器進(jìn)行裁決。

總線的操作步驟：
主模塊得到總線控制權(quán)后尋址從模塊，從模塊確認(rèn)后進(jìn)行數(shù)據(jù)傳送。
數(shù)據(jù)傳送的錯(cuò)誤檢查。
總線定時(shí)協(xié)議：定時(shí)協(xié)議可保證數(shù)據(jù)傳輸?shù)碾p方操作同步，傳輸正確。定時(shí)協(xié)議有三種類型：

同步總線定時(shí)：總線上的所有模塊共用同一時(shí)鐘脈沖進(jìn)行操作過(guò)程的控制。各模塊的所有動(dòng)作的產(chǎn)生均在時(shí)鐘周期的開(kāi)始，多數(shù)動(dòng)作在一個(gè)時(shí)鐘周期中完成。
異步總線定時(shí)：操作的發(fā)生由源或目的模塊的特定信號(hào)來(lái)確定。總線上一個(gè)事件發(fā)生取決前一事件的發(fā)生，雙方相互提供聯(lián)絡(luò)信號(hào)。
總線定時(shí)協(xié)議
半同步總線定時(shí)：總線上各操作的時(shí)間間隔可以不同，但必須是時(shí)鐘周期的整數(shù)倍，信號(hào)的出現(xiàn),采樣與結(jié)束仍以公共時(shí)鐘為基準(zhǔn)。ISA總線采用此定時(shí)方法。
數(shù)據(jù)傳輸類型：分單周方式和突發(fā)(burst)方式。
單周期方式：一個(gè)總線周期只傳送一個(gè)數(shù)據(jù)。
數(shù)據(jù)傳輸類型：
突發(fā)方式：取得主線控制權(quán)后進(jìn)行多個(gè)數(shù)據(jù)的傳輸。尋址時(shí)給出目的地首地址，訪問(wèn)第一個(gè)數(shù)據(jù)，數(shù)據(jù)2、3到數(shù)據(jù)n的地址在首地址基礎(chǔ)上按一定規(guī)則自動(dòng)尋址（如自動(dòng)加1）。

總線仲裁
基本概念
總線上可以連接多個(gè)主模塊，它們均可占用總線傳送數(shù)據(jù)。當(dāng)出現(xiàn)多個(gè)主模塊申請(qǐng)占用總線時(shí)，要進(jìn)行仲裁，將總線控制權(quán)交給一個(gè)主模塊。總線仲裁的主要方法有分布式仲裁與集中式仲裁兩種方法。
菊花鏈?zhǔn)椒植即锌偩€仲裁：每個(gè)主模塊包含有總線控制邏輯，多個(gè)主模塊分享總線。
所有主模塊總線請(qǐng)求“線或”在一起，CPU響應(yīng)信號(hào)級(jí)聯(lián)傳播，占用總線的模塊發(fā)出忙信號(hào)。此方法優(yōu)先級(jí)排定，靈活性差。
集中式并行總線仲裁
有一個(gè)集中的總線仲裁邏輯，各主模塊的請(qǐng)求及響應(yīng)信號(hào)獨(dú)立。仲裁邏輯進(jìn)行優(yōu)先級(jí)判斷，可有不同的仲裁策略。