基于VRS51L3074的多點(diǎn)定鬧電子日歷鐘的設(shè)計(jì)

采用VRS51L3074單片機(jī)作為控制核心對(duì)時(shí)鐘芯片DSl2887進(jìn)行控制，讀取時(shí)間，提取數(shù)據(jù)，對(duì)輸入信號(hào)進(jìn)行處理，最后通過(guò)LCD顯示各種時(shí)間、日歷及鬧鐘信息，從而實(shí)現(xiàn)整個(gè)設(shè)計(jì)的控制功能。系統(tǒng)主控電路如圖2所示。VRS51L3074片內(nèi)自帶40 MHz振蕩器，可無(wú)需外部晶振為系統(tǒng)提供時(shí)鐘信號(hào)。通過(guò)對(duì)時(shí)鐘主電路之間預(yù)分頻器的配置可靈活設(shè)置系統(tǒng)時(shí)鐘以滿足不同應(yīng)用的需要。系統(tǒng)時(shí)鐘源選擇及分頻比設(shè)置由特殊功能寄存器DEVCLKCFGl和DEVCLKCFG2控制。

3．1 單片機(jī)與DSl2887時(shí)鐘芯片的接口設(shè)計(jì)界面

單片機(jī)與DSl2887時(shí)鐘芯片的接口界面如圖3所示。兩者之間要實(shí)現(xiàn)同步通信，就需要用到6個(gè)口線：(1)復(fù)位／RESET。(2)I／O數(shù)據(jù)線。(3)片選信號(hào)線／CS。(4)數(shù)據(jù)激發(fā)或讀取線DS。(5)讀?。瘜懭?，輸入線R／W。(6)地址激發(fā)輸入線AS。

在以上6個(gè)口線中，DS、R／W都有兩種操作模式。本設(shè)計(jì)采用Intel總線時(shí)序，故MOT腳接地。在這種模式下，DS(數(shù)據(jù)激發(fā)或讀取)腳稱為／RD 腳。AD0～AD7是多工雙向的地址／數(shù)據(jù)總線。在總線周期的第一段時(shí)間呈現(xiàn)的是地址，同樣的IC腳和信號(hào)路徑，在第二段時(shí)間當(dāng)成數(shù)據(jù)使用。因總線從地址到數(shù)據(jù)的改變是發(fā)生在內(nèi)部SRAM的存取時(shí)間，所以地址／數(shù)據(jù)作成多工形態(tài)并不會(huì)使DSl2887的存取時(shí)間變慢。片選信號(hào)線／CS選擇輸入為L(zhǎng)OW時(shí)，即可對(duì)DSl2887進(jìn)行存取，在總線周期即使沒(méi)有使能／CS腳，也同樣會(huì)鎖存住地址但沒(méi)有存取的動(dòng)作發(fā)生。當(dāng)Vcc 4．25 V時(shí)，DSl2887會(huì)除能／CS腳，禁止存取動(dòng)作，此功能會(huì)保護(hù)在電源消失期間的即時(shí)時(shí)鐘和SRAM里的數(shù)據(jù)。地址激發(fā)輸入AS送一個(gè)正向地址激發(fā)脈沖到輸入腳，然后在AS／ALE的下降邊緣使得地址栓在DSl2887內(nèi)。在下一個(gè)時(shí)鐘下降沿，地址激發(fā)輸入將清除，而不管片選端／ CS是否置位。接入命令必須成對(duì)發(fā)送。／RESET腳的信號(hào)對(duì)于時(shí)鐘、日歷或SRAM都沒(méi)有影響。在電源上升時(shí)，RESET腳應(yīng)該維持在LOW一段時(shí)間，以便允許電源電壓穩(wěn)定下來(lái)，／RESET腳維持在LOW的時(shí)間視應(yīng)用而定。