基于網(wǎng)絡(luò)化技術(shù)的電機(jī)控制系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
SDRAM存儲(chǔ)器是系統(tǒng)代碼的運(yùn)行場(chǎng)所，存放系統(tǒng)運(yùn)行時(shí)的程序和數(shù)據(jù)，但掉電后該部分程序和數(shù)據(jù)會(huì)丟失。設(shè)計(jì)中使用2片數(shù)據(jù)寬度為16位的SDRAM并行運(yùn)行作為1個(gè)32位數(shù)據(jù)寬度的SDRAM模塊，如圖3所示。本文引用地址：http://www.ex-cimer.com/article/173145.htm
使用的SDRAM電路為Hynix公司的HY57V651620BTC，其工作電壓為3．3 V，單片存儲(chǔ)容量為4組x16 Mb，54引腳TSOP封裝，兼容LVTTL電平接口，支持自動(dòng)刷新和自刷新。
5)網(wǎng)絡(luò)端口 采用DAVICOM公司的DM9161作為以太網(wǎng)的物理層接口。通過(guò)這個(gè)接口可以控制和配置很多物理層設(shè)備，得到狀態(tài)和錯(cuò)誤信息，并且確定PHY設(shè)備的工作方式和功能。將DM9161的REF_CLK端接至50 MHz晶振的輸出端；DM9161的TXD1，TXD2，TXEN，RXD1，BXD2端接至
AT9lRM9200的ETXO，ETXI，ETXEN，ERXO，ERXI；DM9161的EXESEN，COL，PWRDWN端分別通過(guò)10 kΩ電阻接高電平，BGRESG，BGRES之間接6．8 kΩ電阻；將DM9161的RXEXDV，RXER，RESET，MDC，MDIO端接至AT9lRM9200的ECRS，ERXER，NRST，EMDIO均連接發(fā)光二極管，DM9161的TX+，TX-，RX+，EMDC，F(xiàn)DX，SPEED，LINKRX連接網(wǎng)絡(luò)隔離變壓器。
6)串行接口 用于AT9lRM9200系統(tǒng)短距離雙向串行通信。使用的電平轉(zhuǎn)換電路為Sipex公司雙產(chǎn)的SP3232E。本系統(tǒng)包含1個(gè)UART接口，它是兩線(xiàn)調(diào)試串口，用來(lái)連接到超級(jí)終端觀察AT91RM9200的啟動(dòng)，完成與PC的通信調(diào)試。其原理圖如圖4所示。
1．2 從機(jī)硬件設(shè)計(jì)
1)ATmega128單片機(jī) ATMEL公司的AVR單片機(jī)是增強(qiáng)型RISC內(nèi)載Flash的單片機(jī)，128 K字節(jié)的系統(tǒng)內(nèi)可編程Flash(在寫(xiě)入過(guò)程中還具有讀取能力，即RWW)、4 K字節(jié)的EEPROM、4 K字節(jié)的SRAM、53個(gè)通用I／O口線(xiàn)、32個(gè)通用工作寄存器、實(shí)時(shí)時(shí)鐘RTC、4個(gè)靈活的具有比較模式和PWM功能的定時(shí)器／計(jì)數(shù)器(T／C)、2個(gè)USART、面向字節(jié)的兩線(xiàn)接口TWI、8通道10位ADC(具有可選的可編程增益)、具有片內(nèi)振蕩器的可編程看門(mén)狗定時(shí)器、SPI串行端口、與IEEEll49．1規(guī)范兼容的JTAG測(cè)試接口，以及6種可以通過(guò)軟件選擇的省電模式。
2)系統(tǒng)控制和復(fù)位 復(fù)位時(shí)所有的I／O寄存器都被設(shè)置為初始值，程序從復(fù)位向量處開(kāi)始執(zhí)行。復(fù)位向量處的指令必須是絕對(duì)跳轉(zhuǎn)JMP指令，以使程序跳轉(zhuǎn)到復(fù)位處理例程。如果程序永遠(yuǎn)不會(huì)使能中斷，則中斷向量可以由一般的程序代碼所覆蓋。
圖5為復(fù)位邏輯的電路圖。復(fù)位源生效時(shí)I／O端口立即復(fù)位為初始值，不需要任何時(shí)鐘的輔助。當(dāng)所有的復(fù)位信號(hào)消失之后，延遲計(jì)數(shù)器被激活，從而延長(zhǎng)了內(nèi)部復(fù)位，并使得在MCU正常工作之前電源達(dá)到穩(wěn)定的電平。延遲計(jì)數(shù)器的溢出時(shí)間通過(guò)熔絲位CKSEL由用戶(hù)設(shè)定。
評(píng)論