MCS-51單片機與FPGA
通過對MCS-51單片機總線讀/寫時序的分析,設計了圖3所示的接口電路。在FPGA中,設計了兩個模塊:一個是總線接口模塊,負責單片機與FPGA的總線接口邏輯;另一個是寄存器單元及外部接口模塊,運用總線接口模塊來操作此模塊。
在總線應用時,MCS-51單片機的P0口是作為地址/數據總線分時復用的,因此應在總線接口模塊中設計一個三態(tài)緩沖器,實現(xiàn)P0口的三態(tài)接口;又因MCS-51單片機在訪問外部空間時,它的地址為16位,因此借助地址鎖存使能信號ALE在FPGA中實現(xiàn)高8位與低8位地址的編碼,組合成16位地址,然后再根據MCS-51單片機的讀/寫信號,實現(xiàn)對FPGA的讀寫操作。
在接口設計中,采用了VHDL語言實現(xiàn)其接口邏輯。用VHDL語言編寫,往往比較方便和嚴謹,注意整個過程的邏輯思路,并且盡量避免語言的冗余,造成比較長的延時。-MCS-51單片機與FPGA的通信讀寫電路的部分程序
評論