<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          關(guān) 閉

          新聞中心

          EEPW首頁 > 工控自動化 > 新品快遞 > Altera推出了Quartus® II 6.1軟件

          Altera推出了Quartus® II 6.1軟件

          ——
          作者:電子產(chǎn)品世界 時間:2006-11-16 來源:eepw 收藏
           Quartus  軟件在65nm FPGA上實現(xiàn)了優(yōu)異的性能和效能
          支持 Stratix I器件——業(yè)界功耗最低的高性能FPGA

          公司(NASDAQ:ALTR)今天推出了 軟件,幫助設(shè)計人員實現(xiàn)優(yōu)異的性能和效能。該版本對PowerPlay功耗優(yōu)化工具進行了改進,與® Stratix® III FPGA的可編程功耗技術(shù)相結(jié)合,總功耗比Stratix II FPGA降低了50%。與競爭65nm器件相比,Quartus II軟件在Stratix III FPGA上性能平均快出一個速率等級,編譯時間平均縮短55%(請參考相關(guān)的Stratix III FPGA發(fā)布www.altera.com/stratix3release)。
          Altera產(chǎn)品和企業(yè)市場副總裁Danny Biran說:“在65nm上,優(yōu)化功耗、性能和效能十分關(guān)鍵,它們在使設(shè)計軟件實現(xiàn)令人滿意的設(shè)計上的作用越來越重要。Quartus II 6.1軟件和Stratix III FPGA在設(shè)計和開發(fā)上進行了細致的協(xié)調(diào),因此,客戶完全可以充滿信心地開始下一代系統(tǒng)設(shè)計。”

          增強的PowerPlay技術(shù)為Stratix III FPGA提供支持
          這一版本的PowerPlay功耗優(yōu)化工具同Stratix III芯片的可編程功耗技術(shù)緊密結(jié)合,這種獨特的創(chuàng)新幫助設(shè)計人員獲得非常好的性能,從根本上降低了功耗——都是自動同時完成。對于Stratix III FPGA設(shè)計,PowerPlay工具在編譯時自動分析客戶的設(shè)計,確定性能最關(guān)鍵的通路。然后,將相應(yīng)的模塊設(shè)置為高性能模式,而其他邏輯則設(shè)置為低功耗模式。

          性能和編譯優(yōu)勢
          由于Altera的核心布局布線技術(shù)取得了實質(zhì)性進步,與競爭對手的65nm FPGA及其設(shè)計軟件相比,Quartus II軟件6.1和Stratix III FPGA組合在設(shè)計性能和編譯速度上具有明顯的效能優(yōu)勢。使用Altera性能基準(zhǔn)測試方法(請參考白皮書www.altera.com/literature/wp/wpfpgapbm.pdf),Quartus II軟件6.1和Stratix III FPGA性能平均快出一個速率等級;使用最大努力對比方法時,最多快出三個速率等級;使用時序約束對比方法時,編譯時間平均縮短55%,最大達到80%。而且,在所有這些基準(zhǔn)測試中,Quartus II軟件所需要的計算機內(nèi)存要少50%。

          擴展TimeQuest時序分析器支持,更快達到時序逼進
          TimeQuest時序分析器首次在Quartus II 6.0 軟件中引入,是由FPGA供應(yīng)商提供的第一款也是唯一一款時序分析器,為Synopsys設(shè)計約束(SDC)時序格式提供全面自然的支持,該格式是高級和高密度設(shè)計成熟的業(yè)界標(biāo)準(zhǔn)。設(shè)計人員使用TimeQuest工具可以建立、管理和分析SDC時序約束,迅速達到時序逼進。這一ASIC功能時序分析器在6.1中進行了改進,為Stratix III FPGA提供更精確的模型,實現(xiàn)更高的性能。新的SDC編輯器縮短了編譯時間,簡化了約束建立,數(shù)據(jù)表發(fā)生器和SDC格式擴展支持進一步簡化了電路板級設(shè)計。

          Quartus II6.1軟件的特性和增強功能
          Quartus II 6.1軟件對Altera新的Stratix III器件以及其他CPLD、FPGA和結(jié)構(gòu)化ASIC系列提供軟件支持。其性能和效能改進的其它亮點包括:
          •    多處理器支持:支持多處理器計算機在編譯時進行并行處理,從而縮短了編譯時間。Quartus II軟件首次實現(xiàn)了由FPGA供應(yīng)商提供的多處理器支持,發(fā)揮了新的多核處理器的優(yōu)勢。
          •    分離窗口支持:Quartus II軟件GUI用戶可以在桌面上獨立移動各個工具窗口,方便了設(shè)計分析和管理。
          •    芯片規(guī)劃器:新的集成平面規(guī)劃器和芯片編輯器進行詳細地設(shè)計平面分析和工程更改單(ECO)編輯。
          •    高級I/O時序:支持設(shè)計人員在Quartus II軟件中輸入電路板走線參數(shù),實現(xiàn)更精確的I/O分析,更迅速地達到時序逼進。
          •    引腳規(guī)劃改進:從引腳規(guī)劃器結(jié)果中自動建立頂層設(shè)計文件,實現(xiàn)更徹底的I/O分析,加速實現(xiàn)電路板設(shè)計。
          •    Windows 64位版本:Quartus II軟件64位版本運行在Microsoft Windows XP Professional x64上,設(shè)計人員可以充分利用計算機的4Gbytes內(nèi)存優(yōu)勢。
          •    擴展Linux支持:除了Red Hat Enterprise Linux外,Quartus II軟件還支持SUSE Linux Enterprise 9。


          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();