TMS320F2812與CPLD的視頻采集系統接口設計

摘要：介紹基于TMS320F2812和CPLD的數字視頻采集系統的接口設計。該系統采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤存儲器以及顯示器接口等芯片，利用TMs320F2812中的ADC采樣速度和轉換精度高的優(yōu)點進行視頻的A／D轉換，可應用于智能防盜、電力系統、智能交通、銀行、智能小區(qū)、醫(yī)療行業(yè)以及消防自動報警等視頻監(jiān)控系統中。
關鍵詞：TMS320F2812；EPM7128；視頻采集；采樣速度；A／D轉換

引言
隨著現代視頻采集處理技術的快速發(fā)展，視頻采集系統接口在智能防盜、智能交通、銀行、智能小區(qū)、醫(yī)療行業(yè)以及消防報警等系統中的應用越來越普遍。本文設計的是一個以TMS320F2812為視頻A／D轉換器，CPLD為時序和邏輯控制電路，TMS320C6416為圖像處理算法及控制芯片，IDE硬盤為大容量存儲器，2個SDRAM為圖像幀存儲器的硬件接口電路。與其他嵌入式視頻采集系統設計相比，該設計具有采集速度高、功耗低，能進行圖像實時采集和處理，能大容量存儲圖像等特點。

1 視頻采集系統原理及接口設計
1．1 視頻采集系統原理
視頻采集系統原理如圖1所示。按電路功能，系統可分為圖像輸入模塊、圖像存儲模塊、圖像解碼模塊、CPLD控制模塊、DSP圖像處理與顯示接口模塊。

攝像頭輸出標準的復合模擬視頻信號經過鉗位放大(EL4089)、同步信號分離(LMl881)、自增益控制以及A／D轉換后，輸出YUV422的數字信號，行、場同步信號，奇偶場信號以及像素時鐘信號等圖像數據。圖像輸入模塊將模擬視頻信號進行行、場同步分離，并將行、場同步信號輸出到CPLD(EMP7128)作為基準信號。CPLD作為邏輯時序控制器，用于完成數字視頻信號的存儲與時序控制，并以中斷方式通知DSP(TMS3-20F2812)讀取數據。DSP將SDRAM中的視頻數據讀出，并寫入大容量的IDE硬盤存儲器中，實現視頻數據的存儲；且根據存儲的圖像算法，對圖像進行校正、濾波、壓縮、分割、特征提取以及識別等處理。最后，將處理后的視頻信號傳送給顯示器實時顯示。
1．2 接口設計
一般情況下，視頻采集經過A／D轉換后，需要經過圖像預處理、特征提取、圖像分割與識別等操作，才輸出到顯示器顯示。這些功能的實現都需要DSP來完成。
圖像預處理包括圖像調整和圖像壓縮。圖像調整是指對視頻圖像進行亮度、飽和度、色度以及對比度的調整，使圖像清晰、顏色明顯；而圖像壓縮是指根據需要設定視頻采集分辨率，通過壓縮可以提高系統的響應速度。特征提取是指使圖像從視頻背景中分離出來的過程。圖像分割是指對特征提取得到的圖像進行區(qū)域劃分的過程。最簡單的圖像分割方法是，將圖像中的所有像素劃分為目標像素和非目標像素，用數字1表示目標像素點，數字O表示其他像素點。