一種基于CPLD的單片機(jī)與PCI接口設(shè)計(jì)解決方案

0 引言

　　8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而PCI總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外,還有FRAME、IRDY、TRDY等重要的信號線。讓單片機(jī)有限的I/O端口來直接控制如此眾多的信號線是不可能的。一種可行的方案就是利用CPLD作為溝通單片機(jī)與PCI設(shè)備間的橋梁,充分利用CPLD中I/O資源豐富、用戶可自定制邏輯的優(yōu)勢,來幫助單片機(jī)完成與PCI設(shè)備間的通信任務(wù)。

　　1 PCI接口設(shè)計(jì)原理

　　1.1 PCI總線協(xié)議簡介

　　這里只討論P(yáng)CI總線2.0協(xié)議,其它協(xié)議僅僅是在2.0的基礎(chǔ)上作了一些擴(kuò)展,僅就單片機(jī)與PCI設(shè)備間的通信來說,意義不大。PCI總線是高性能局部總線,工作頻率0～33MHz,可同時支持多組外圍設(shè)備。在這里,我們只關(guān)心單片機(jī)與一個PCI設(shè)備間通信的情況,而且是以單片機(jī)與CPLD一方作為主控方,另一方作為PCI從設(shè)備。這樣做的目的是為了簡化問題,降低系統(tǒng)造價。

　　PCI總線上信號線雖然多,但并不是每個信號都要用到。實(shí)際上PCI設(shè)備也并不會支持所有的信號線,比如錯誤報(bào)告信號PERR與SERR在網(wǎng)卡中就不支持。我們可以針對具體的應(yīng)用選擇支持其中部分信號線,還有一些信號線可以直接連電源或接地。下面簡單介紹一下常用信號線的功能。

　　AD[31～0]：地址數(shù)據(jù)多路復(fù)用信號。在FRAME有效的第一個周期為地址,在IRDY與TRDY同時有效的時候?yàn)閿?shù)據(jù)。

　　C/BE[3～0]：總線命令與字節(jié)使能控制信號。在地址中傳輸?shù)氖强偩€命令;在數(shù)據(jù)期內(nèi)是字節(jié)使能控制信號,表示AD[31～0]中哪些字節(jié)是有效數(shù)據(jù)。以下是總線命令編碼的說明：

　　　　C/BE[30]# 命令類型說明C/BE[30]# 命令類型說明

　　　　0 0 0 0　　中斷應(yīng)答　　1 0 0 0　　保留

　　　　0 0 0 1　　特殊周期　　1 0 0 1　　保留

　　　　0 0 1 0　　I/O讀　　　1 0 1 0　　配置讀

　　　　0 0 1 1　　I/O寫　　　1 0 1 1　　配置寫

　　　　0 1 0 0　　保留　　　　1 1 0 0　　存儲器多行讀

　　　　0 1 0 1　　保留　　　　1 1 0 １　　雙地址周期

　　　　0 1 1 0　　存儲器讀　　1 1 1 0　　存儲器一行讀

　　　　0 1 1 1　　存儲器寫　　1 1 1 1　　存儲器寫并無效

　　　　PCI總線上所有的數(shù)據(jù)傳輸基本上都由以下三條信號線控制。

　　 FRAME：幀周期信號。由主設(shè)備驅(qū)動,表示一次訪問的開始和持續(xù)時間,FRAME有效時（0為有效,下同）,表示數(shù)據(jù)傳輸進(jìn)行中,失效后,為數(shù)據(jù)傳輸最后一個周期。

　　IRD：主設(shè)備準(zhǔn)備好信號。由主設(shè)備驅(qū)動,表示主設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。

　　TRDY：從設(shè)備準(zhǔn)備好信號。由從設(shè)備驅(qū)動,表示從設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。當(dāng)IRDY與TRDY同時有效時,數(shù)據(jù)傳輸才會真正發(fā)生。