<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 消費電子 > 設(shè)計應(yīng)用 > 高速視頻處理系統(tǒng)中的信號完整性分析

          高速視頻處理系統(tǒng)中的信號完整性分析

          ——
          作者:王 勇 李德華 時間:2006-11-20 來源:電子技術(shù)應(yīng)用 收藏

          深亞微米工藝在中的使用使得芯片的集成規(guī)模更大、體積越來越小、引腳數(shù)越來越多;由于近年來IC工藝的發(fā)展,使得其速度越來越高。從而,使得信號完整性問題引起電子設(shè)計者廣泛關(guān)注。

          中,多維并行輸入輸出信號的頻率一般都在百兆赫茲以上,而且對時序的要求也非常嚴(yán)格。本文以DSP圖像處理系統(tǒng)為背景,對信號完整性進(jìn)行準(zhǔn)確的理論分析,對信號完整性涉及的典型問題[1]——不確定狀態(tài)、傳輸線效應(yīng)、反射、串?dāng)_、地彈等進(jìn)行深入研究,并且從實際系統(tǒng)入手,利用IS仿真軟件尋找有效的途徑,解決系統(tǒng)的信號完整性問題。

          1 系統(tǒng)簡介

          為了提高算法效率,實時處理圖像信息,本圖像處理系統(tǒng)是基于DSP+FPGA結(jié)構(gòu)設(shè)計的。系統(tǒng)由SAA7111A視頻解碼器、TI公司的TMS320C6701 DSP、Altera公司的EPlK50QC208 FPGA、PCI9054 PCI接口控制器以及SBRAM、SDRAM、FIFO、FLASH等構(gòu)成。FPGA是整個系統(tǒng)的時序控制中心和數(shù)據(jù)交換的橋梁,而且能夠?qū)D像數(shù)據(jù)實現(xiàn)快速底層處理。DSP是整個系統(tǒng)實時處理高級算法的核心器件。系統(tǒng)結(jié)構(gòu)框圖如圖1所示

          。

                                         系統(tǒng)結(jié)構(gòu)框圖

          在整個系統(tǒng)中,PCB電路板的面積僅為15cm



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();