標(biāo)準(zhǔn)CMOS工藝集成肖特基二極管設(shè)計(jì)與實(shí)現(xiàn)

(SBD1,SBD2,SBD3分別為16,1.6,0.64μm2)通過(guò)擬合公式(3)和所測(cè)得的結(jié)果，我們可以得到實(shí)現(xiàn)SBD的方法，如表1的參數(shù)所示。

從表1中可以觀察到，隨著相互交織的樹(shù)木的增多，串聯(lián)電阻的阻值明顯的降低。

為實(shí)現(xiàn)SBD的測(cè)量，勢(shì)壘高度B的測(cè)量的統(tǒng)計(jì)結(jié)果如圖3所示。在所測(cè)的90個(gè)樣本中，SBD1、SBD2、SBD3各30個(gè)樣本，從而求得實(shí)現(xiàn)SBD的勢(shì)壘高度為0.44eV左右。

擊穿電壓是4 . 5 V左右，在今后的工作中，在正常的SBD設(shè)計(jì)與生產(chǎn)中，擊穿電壓可以延長(zhǎng)一些方法的使用，例如在自對(duì)準(zhǔn)保護(hù)環(huán)境與SBD的制造過(guò)程中，5.2 C-V的功能

下面給出了小信號(hào)肖特基二極管的結(jié)電容Cj:

其中，Nd為摻雜濃度的n-阱，Φn是費(fèi)米能級(jí)之間的電位差和導(dǎo)帶邊緣相等于(EC-Ef)/q.

圖4顯示了測(cè)得的反向偏壓為SBD的C-V曲線。

5.3 S參數(shù)測(cè)量和SBD高頻建模

為了測(cè)量高頻率的S參數(shù)設(shè)計(jì)的設(shè)備，每個(gè)SBD被放置了有三個(gè)探頭焊盤(pán)。中間信號(hào)墊的大小是85μm×85μm和頂部/底部的的地面尺寸是85μm×135μm的。使用GSG探頭和網(wǎng)絡(luò)分析儀，我們可以得到S參數(shù)設(shè)計(jì)的SBD.但是，S參數(shù)的直接測(cè)量結(jié)果包括墊片、金屬線和覆蓋的寄生電容。對(duì)于設(shè)計(jì)的設(shè)備而言，盡管寄生參數(shù)是非常小的，但這些寄生參數(shù)是絕對(duì)不能被忽視的，在計(jì)算的時(shí)候應(yīng)該將GSG探頭直接測(cè)量的S參數(shù)減去。在本文所研究的設(shè)計(jì)中，我們制作兩個(gè)虛擬的GSG信號(hào)墊作為測(cè)試裝置，假如兩個(gè)信號(hào)墊一個(gè)是偽GSG信號(hào)墊，一個(gè)是SBD信號(hào)墊，且兩個(gè)信號(hào)墊同等大小。除此以外的虛擬信號(hào)墊都是開(kāi)放的，這也就是我們所說(shuō)的開(kāi)放式信號(hào)墊。S參數(shù)由啞墊進(jìn)行測(cè)量。接著就可以得到信號(hào)墊和金屬線的寄生電阻和電容。將這些寄生參數(shù)減去，就能夠得到S參數(shù)的無(wú)寄生電阻和電容。將這種方法稱(chēng)之為去嵌入技術(shù)。

使用測(cè)得的S參數(shù)可以抽象為高頻模擬SPICE模型。圖5顯示SBD仿真離子模型的實(shí)現(xiàn)。L1和L2顯示出的輸入和輸出串聯(lián)電感。Ci和Co表示陽(yáng)極輸入輸出電容和陰極節(jié)點(diǎn)。C1具有相互交織的肖特基二極管的兩個(gè)端口之間的寄生電容。R1和R2為連接S參數(shù)下NWLL到地面下電阻的n-阱的模型。pn二極管反映的寄生蟲(chóng)n阱p-次二極管。在我們的設(shè)計(jì)中，可以用得到的pn二極管的參數(shù)通過(guò)標(biāo)準(zhǔn)CMOS工藝0.35μm的SPICE模型。

如圖6所示，為S參數(shù)SBD1測(cè)量和模擬。

表2給出了仿真離子模型的參數(shù)，頻率SBD1從50MHz到40GHz,該模型可以匹配到30GHz的測(cè)量結(jié)果。

6.結(jié)束語(yǔ)

隨著無(wú)線通訊具有的靈活性和高機(jī)動(dòng)性的特點(diǎn)，其應(yīng)用越來(lái)越廣泛，也順應(yīng)了市場(chǎng)的需求。由于CMOS工藝在諸多的工藝中最為成熟、成本最低，卻功耗最小，因此得到廣泛的應(yīng)用，隨著技術(shù)的不斷成熟，CMOS工藝基礎(chǔ)上的肖特基二極管設(shè)計(jì)及實(shí)現(xiàn)也成為現(xiàn)實(shí)。也是未來(lái)射頻集成電路發(fā)展的必然趨勢(shì)。通過(guò)MPW在標(biāo)準(zhǔn)CMOS工藝制造的肖特基勢(shì)壘二極管中的設(shè)計(jì)應(yīng)用，可知鋁硅接觸的勢(shì)壘高度約0.44eV.

通過(guò)I-V,C-V和S參數(shù)測(cè)量可以實(shí)現(xiàn)SBD.通過(guò)本文所示，SBD設(shè)計(jì)的優(yōu)勢(shì)較為明顯，最為顯著的是設(shè)計(jì)成本較低，能夠被廣泛的應(yīng)用與商業(yè)標(biāo)準(zhǔn)的CMOS工藝中。在以后的工作中，更多的重點(diǎn)將集中在標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)的SBD的反向擊穿電壓和頻率范圍擴(kuò)展。