談談電源去耦　

這一講，我們先就大家對電源設計中的去耦問題的疑問作統一的解答，希望看過之后能對你能有所幫助!

談到DC-DC轉換 (及抗噪)，探討的問題一般涉及各種器件，如采用各種系統結構的線性穩(wěn)壓器和開關穩(wěn)壓器 (我們以前已經討論過了)。設計工程師必須注意這些器件的性能特性，如負載和線路調整、電噪聲、開關噪聲、輸入與輸出驅動、有效功率以及熱量管理。但就所有這些設計問題的核心而言，DC-DC轉換最基本的定義就是通過零輸出阻抗和無噪聲電路，將DC電壓轉換為另一種DC電壓 (即使是相同電壓) ! 。如果您設計的每一種集成電路中，每個電源引腳連接無噪聲、0 Ω 輸出阻抗DC-DC轉換器，電路不會出現電源導致性能下降的現象，達到極為出色的效果。因此，必須了解能夠達到這樣性能水平的無本底噪聲DC-DC轉換器!

圖1. “LC” DC-DC轉換器去耦網絡

如圖1所示“LC”網絡。這是一種帶噪聲抑制功能的最基本DC-DC轉換器。簡單來說，在盡可能靠近加電器件處放置一支電容C1，將其連接“LC”網絡輸入電源的同一地線，即可構成理想的0 Ω輸出阻抗無噪聲DC-DC轉換器。其基本原理是去耦概念。

去耦的意思是將電路的一部分與另一部分斷開。一個帶電器件 (DUT) 產生的噪聲可以通過串聯元件 (如電感器 (L1)) 與穩(wěn)壓器分開，然后通過電容 (C1) 等并聯元件接地。例如，當需要調整 DUT 電壓時，改變 DUT 電壓顯而易見電流也會發(fā)生變化。穩(wěn)壓器必須適應電流的變化，盡可能減小電壓變化。如果穩(wěn)壓器不能對 DUT 所需電量立即做出響應，DUT 電壓也會發(fā)生變化，造成系統性能嚴重下降。

“LC”網絡在這方面發(fā)揮極為重要的作用。去耦電容 C1可以用作DUT的本地能源。電容不能提供總DC電量，因為它僅保存了少量能量，但這種能量可以極快的速度對DUT的AC電流變化做出響應。電容有效維持本地電源電壓，頻率可由kHz至GHz (毫秒到納秒)。電感器用來隔離穩(wěn)壓器與DUT。電感器 DC (和低頻) 阻抗應為0 Ω，高頻應為高阻抗。這種高頻高阻抗可在電容通過器件引腳為DUT提供本地電源時，避免穩(wěn)壓器為DUT提供高頻電源。電感器還可以構成LC濾波電路，降低加電狀態(tài)下穩(wěn)壓器對DUT的輸出噪聲，同時還可以濾除DUT產生的噪聲，防止破壞穩(wěn)壓器輸出 (以及穩(wěn)壓器輸出連接的其他電路)。DC完全透明，彼此之間以及每條帶電電路與穩(wěn)壓器輸出安全隔離是去耦的最低要求!

下面來看實際“LC”網絡。我們知道，電感器的電抗是XL=ωL，電容的電抗XC=1/ωC。DC處，電感器的電抗 (ωL) 理想狀態(tài)下為零，但隨著頻率上升，可提高到無窮大 (理想狀態(tài)下)。這種情況與電容正好相反。DC處，隨著頻率上升，電容的電抗 (1/ωC) 下降，并且在理想狀態(tài)下保持無窮大。當然，在特定頻率處，這兩個電抗相等，但符號相反。處于這種情況時的頻率稱為諧振頻率f。因此:

將角頻率轉換為Hz，我們得到

式中，f代表諧振頻率。

現在，我們舉例說明如何采用通用器件構成“LC”網絡。如果DUT電源腳處C1=.1uF，L1 選擇2.5 uH，采用現成的VK-200型鐵氧體磁芯電感，諧振頻率約為318 kHz。這個“LC”網絡可以帶限穩(wěn)壓器的輸出噪聲，同時帶限DUT返回給穩(wěn)壓器輸出的噪聲，從而將特定DUT與穩(wěn)壓器“去耦”，防止電路中的另一DUT受到破壞。

下一講，我們將介紹電路設計和電路板布局中如何采用“LC”網絡去耦，以及如何設計各種應用中的電感器。同時，一定要注意電路設計正確去耦，請記住，無論設計數字電路，還是模擬電路，由于速度越來越快，最好一切從模擬而不是數字開始!