MOSFET結(jié)構(gòu)及工作原理

金屬-氧化層-半導(dǎo)體-場(chǎng)效晶體管，簡(jiǎn)稱(chēng)金氧半場(chǎng)效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)是一種可以廣泛使用在模擬電路與數(shù)字電路的場(chǎng)效晶體管(field-effect transistor)。MOSFET依照其“通道”的極性不同，可分為n-type與p-type的MOSFET，通常又稱(chēng)為NMOSFET與PMOSFET，其他簡(jiǎn)稱(chēng)尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。

結(jié)構(gòu)

圖1是典型平面N溝道增強(qiáng)型MOSFET的剖面圖。它用一塊P型硅半導(dǎo)體材料作襯底(圖la)，在其面上擴(kuò)散了兩個(gè)N型區(qū)(圖lb)，再在上面覆蓋一層二氧化硅(SiO2)絕緣層(圖1c)，最后在N區(qū)上方用腐蝕的方法做成兩個(gè)孔，用金屬化的方法分別在絕緣層上及兩個(gè)孔內(nèi)做成三個(gè)電極：G(柵極)、S(源極)及D(漏極)，如圖1d所示。

平面N溝道增強(qiáng)型MOSFET從圖1中可以看出柵極G與漏極D及源極S是絕緣的，D與S之間有兩個(gè)PN結(jié)。一般情況下，襯底與源極在內(nèi)部連接在一起。

圖3是N溝道增強(qiáng)型MOSFET的基本結(jié)構(gòu)圖。為了改善某些參數(shù)的特性，如提高工作電流、提高工作電壓、降低導(dǎo)通電阻、提高開(kāi)關(guān)特性等有不同的結(jié)構(gòu)及工藝，構(gòu)成所謂VMOS、DMOS、TMOS等結(jié)構(gòu)。圖2是一種N溝道增強(qiáng)型功率MOSFET的結(jié)構(gòu)圖。雖然有不同的結(jié)構(gòu)，但其工作原理是相同的，這里就不一一介紹了。

工作原理

要使增強(qiáng)型N溝道MOSFET工作，要在G、S之間加正電壓VGS及在D、S之間加正電壓VDS，則產(chǎn)生正向工作電流ID。改變VGS的電壓可控制工作電流ID。如圖3所示(上面↑)。

若先不接VGS(即VGS=0)，在D與S極之間加一正電壓VDS，漏極D與襯底之間的PN結(jié)處于反向，因此漏源之間不能導(dǎo)電。如果在柵極G與源極S之間加一電壓VGS。此時(shí)可以將柵極與襯底看作電容器的兩個(gè)極板，而氧化物絕緣層作為電容器的介質(zhì)。當(dāng)加上VGS時(shí)，在絕緣層和柵極界面上感應(yīng)出正電荷，而在絕緣層和P型襯底界面上感應(yīng)出負(fù)電荷(如圖3)。這層感應(yīng)的負(fù)電荷和P型襯底中的多數(shù)載流子(空穴)的極性相反，所以稱(chēng)為“反型層”，這反型層有可能將漏與源的兩N型區(qū)連接起來(lái)形成導(dǎo)電溝道。當(dāng)VGS電壓太低時(shí)，感應(yīng)出來(lái)的負(fù)電荷較少，它將被P型襯底中的空穴中和，因此在這種情況時(shí)，漏源之間仍然無(wú)電流ID。當(dāng)VGS增加到一定值時(shí)，其感應(yīng)的負(fù)電荷把兩個(gè)分離的N區(qū)溝通形成N溝道，這個(gè)臨界電壓稱(chēng)為開(kāi)啟電壓(或稱(chēng)閾值電壓、門(mén)限電壓)，用符號(hào)VT表示(一般規(guī)定在ID=10uA時(shí)的VGS作為VT)。當(dāng)VGS繼續(xù)增大，負(fù)電荷增加，導(dǎo)電溝道擴(kuò)大，電阻降低，ID也隨之增加，并且呈較好線(xiàn)性關(guān)系，如圖4所示。此曲線(xiàn)稱(chēng)為轉(zhuǎn)換特性。因此在一定范圍內(nèi)可以認(rèn)為，改變VGS來(lái)控制漏源之間的電阻，達(dá)到控制ID的作用。

蘇州工職院機(jī)電07C3-CZW-手打由于這種結(jié)構(gòu)在VGS=0時(shí)，ID=0，稱(chēng)這種MOSFET為增強(qiáng)型。另一類(lèi)MOSFET，在VGS=0時(shí)也有一定的ID(稱(chēng)為IDSS)，這種MOSFET稱(chēng)為耗盡型。它的結(jié)構(gòu)如圖5所示，它的轉(zhuǎn)移特性如圖6所示。VP為夾斷電壓(ID=0)。

耗盡型與增強(qiáng)型主要區(qū)別是在制造SiO2絕緣層中有大量的正離子，使在P型襯底的界面上感應(yīng)出較多的負(fù)電荷，即在兩個(gè)N型區(qū)中間的P型硅內(nèi)形成一N型硅薄層而形成一導(dǎo)電溝道，所以在VGS=0時(shí)，有VDS作用時(shí)也有一定的ID(IDSS);當(dāng)VGS有電壓時(shí)(可以是正電壓或負(fù)電壓)，改變感應(yīng)的負(fù)電荷數(shù)量，從而改變ID的大小。VP為ID=0時(shí)的-VGS，稱(chēng)為夾斷電壓。