電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用
加入技術(shù)交流群
5)為了方便模塊設(shè)計(jì)的管理，建立模塊庫。庫內(nèi)容包括子電路的原理圖及其BIOCK如圖5。PCB的電路模塊*．mdd可以單獨(dú)提取出來和其他元器件的封裝庫放在一起，方便調(diào)用。對(duì)于層數(shù)超過四層的PCB子電路設(shè)計(jì)，需要導(dǎo)出其疊層信息保存在庫文件中。本文引用地址：http://www.ex-cimer.com/article/175851.htm
6)模塊設(shè)計(jì)重利用時(shí)，調(diào)用一個(gè)模塊符號(hào)和一個(gè)單獨(dú)的元器件是一樣的，軟件自動(dòng)默認(rèn)模塊元器件的位號(hào)后綴為*，*為子電路位號(hào)，為模塊引用的次數(shù)。例如R1．1，如果不想用“-”，在Subdesign定義中，將屬性Subdesign suffix中默認(rèn)的“_”去掉：如果不想用數(shù)字作為模塊引用的標(biāo)示，可以自定義，在每個(gè)模塊調(diào)用以后，給BLOCK增加一個(gè)Subdesign suffix的屬性，Value中自定義后綴名稱。
重利用時(shí)還必須在Project Setup中，定義Subdesign，指定User Subdesign以后軟件才能將PCB的子電路認(rèn)為是一個(gè)Module，否則子電路只是一個(gè)層次化設(shè)計(jì)，元器件就分散布局了，只有在UserSubdesign中定義以后PCB的子電路才能是一個(gè)Module。
7)PCB設(shè)計(jì)中調(diào)用模塊時(shí)PCB設(shè)計(jì)中的疊層必須和子電路一致，如果引用多個(gè)設(shè)計(jì)模塊，一定要合理規(guī)劃疊層信息。在PcB設(shè)計(jì)工具中，子電路以Group的方式移動(dòng)、旋轉(zhuǎn)等，否則PCB子電路設(shè)計(jì)將被破壞。
5 應(yīng)用與實(shí)踐
在Cadence Board Design System中進(jìn)行電路設(shè)計(jì)模塊化與重利用，已經(jīng)廣泛應(yīng)用于我們的硬件設(shè)計(jì)中，設(shè)計(jì)范圍也越來越廣。同時(shí)也在復(fù)雜的PCB的并行設(shè)計(jì)方面，發(fā)揮了良好的作用。專業(yè)硬件設(shè)計(jì)團(tuán)隊(duì)設(shè)計(jì)的子電路，多次引用以后有力的保證了設(shè)計(jì)電路的一致性，減少了出錯(cuò)率，提高了原理和PCB設(shè)計(jì)效率，同時(shí)對(duì)于設(shè)計(jì)數(shù)據(jù)的備份管理及項(xiàng)目文件的移植性等方面都起到了積極的作用。
評(píng)論