非隔離式開關電源的PCB布局設計

　　圖6和圖7（略）提供了一個同步降壓電路的例子，它強調了去耦電容的重要性。圖6a是一個雙相12VIN、2.5VOUT/30A（最大值）的同步降壓電源，使用了LTC3729雙相單VOUT控制器IC.在無負載時，開關結點SW1和SW2的波形以及輸出電感電流都是穩(wěn)定的（圖6b）。但如果負載電流超過13A,SW1結點的波形就開始丟失周期。負載電流更高時，問題會更惡化（圖6c）。

　　在各個通道的輸入端增加兩只1μF的高頻陶瓷電容，就可以解決這個問題，電容隔離開了每個通道的熱回路面積，并使之最小化。即使在高達30A的最大負載電流下，開關波形仍很穩(wěn)定。

　　高DV/DT開關區(qū)

　　圖2和圖4中，在VIN（或VOUT）與地之間的SW電壓擺幅有高的dv/dt速率。這個結點上有豐富的高頻噪聲分量，是一個強大的EMI噪聲源。為了盡量減小開關結點與其它噪聲敏感走線之間的耦合電容，你可能會讓SW銅箔面積盡可能小。但是，為了傳導大的電感電流，并且為功率MOSFET管提供散熱區(qū)，SW結點的PCB區(qū)域又不能夠太小。一般建議在開關結點下布放一個接地銅箔區(qū)，提供額外的屏蔽。

　　如果設計中沒有用于表面安裝功率MOSFET與電感的散熱器，則銅箔區(qū)必須有足夠的散熱面積。對于直流電壓結點（如輸入/輸出電壓與電源地），合理的方法是讓銅箔區(qū)盡可能大。

　　多過孔有助于進一步降低熱應力。要確定高dv/dt開關結點的合適銅箔區(qū)面積，就要在盡量減小dv/dt相關噪聲與提供良好的MOSFET散熱能力兩者間做一個設計平衡。

功率焊盤形式

　　注意功率元件的焊盤形式，如低ESR電容、MOSFET、二極管和電感。圖8a（略）和8b（略）分別給出了不合理和合理的功率元件焊盤形式。

　　對于去耦電容，正負極過孔應盡量互相靠近，以減少PCB的ESL.這對低ESL電容尤其有效。小容值低ESR的電容通常較貴，不正確的焊盤形式及不良走線都會降低它們的性能，從而增加整體成本。通常情況下，合理的焊盤形式能降低PCB噪聲，減小熱阻，并最大限度降低走線阻抗以及大電流元件的壓降。

　　大電流功率元件布局時有一個常見的誤區(qū)，那就是不正確地采用了熱風焊盤（thermal relief），如圖8a（略）所示。非必要情況下使用熱風焊盤，會增加功率元件之間的互連阻抗，從而造成較大的功率損耗，降低小ESR電容的去耦效果。如果在布局時用過孔來傳導大電流，要確保它們有充足的數(shù)量，以減少阻抗。此外，不要對這些過孔使用熱風焊盤。

　　圖9（略）是有多個板上電源的應用，這些電源共享相同的輸入電壓軌。當這些電源互相不同步時，就需要將輸入電流走線隔離開來，以避免不同電源之間耦合公共阻抗噪聲。每個電源擁有一個本地的輸入去耦電容倒是不太關鍵。

　　對于一只PolyPhase單輸出轉換器，為每個相做一個對稱布局有助于熱應力的均衡。

　　布局設計實例

　　圖10（略）是一個設計實例，它是一個3.5V~14V,最大輸出1.2V/40A的雙相同步降壓轉換器， 使用了LTC3855 PolyPhase電流模式步進降壓控制器。在開始PCB布局前，一個好的習慣是在邏輯圖上用不同顏色特別標示出大電流走線、高噪聲的高dv/dt走線，以及敏感的小信號走線。這種圖將有助于PCB設計者區(qū)分開各種走線。

　　圖11（略）是這個1.2V/40A電源的功率元件層上的功率級布局例子。圖中，QT是高側控制MOSFET,QB是低側同步FET.可選擇增加QB的接地面積，以獲得更多的輸出電流。在功率元件層的下方，放了一個實心的電源地層。

　　控制電路布局

　　使控制電路遠離高噪聲的開關銅箔區(qū)。對降壓轉換器，好的辦法是將控制電路置于靠近VOUT+端，而對升壓轉換器，控制電路則要靠近VIN+端，讓功率走線承載連續(xù)電流。

　　如果空間允許，控制IC與功率MOSFET及電感（它們都是高噪聲高熱量元件）之間要有小的距離（0.5英寸~1英寸）。如果空間緊張，被迫將控制器置于靠近功率MOSFET與電感的位置，則要特別注意用地層或接地走線，將控制電路與功率元件隔離開來。

　　圖12（略）是LTC3855電源的較好的隔離地方案，IC有外露的GND焊盤，應焊到PCB上，以盡量減少電氣阻抗與熱阻。幾只關鍵去耦電容應緊挨著IC引腳。

　　控制電路應有一個不同于功率級地的獨立信號（模擬）地。如果控制器IC上有獨立的SGND（信號地）和PGND（功率地）引腳，則應分別布線。對于集成了MOSFET驅動器的控制IC,小信號部分的IC引腳應使用SGND.

　　信號地與功率地之間只需要一個連接點。合理方法是使信號地返回到功率地層的一個干凈點。只在控制器IC下連接兩種接地走線，就可以實現(xiàn)兩種地。圖12（略）給出了建議的LTC3855電源接地隔離法。在本例中，IC有一個外露的接地焊盤。此焊盤應焊到PCB上，以盡量減少電氣阻抗與熱阻。應在接地焊盤區(qū)放置多個過孔。

　　控制IC的去耦電容應靠近各自的引腳。為盡量減少連接阻抗，好的方法是將去耦電容直接接到引腳上，而不通過過孔。如圖12（略）所示，應靠近置放去耦電容的LTC3855引腳是電流檢測引腳Sense+/Sense-,補償引腳ITH,信號地SGND,反饋分壓器腳FB,IC VCC電壓引腳INTVCC,以及功率地引腳PGND.

　　回路面積與串擾

　　兩個或多個鄰近導體可以產(chǎn)生容性耦合。一個導體上的高dv/dt會通過寄生電容，在另一個導體上耦合出電流。為減少功率級對控制電路的耦合噪聲，高噪聲的開關走線要遠離敏感的小信號走線。如果可能的話，要將高噪聲走線與敏感走線布放在不同的層，并用內部地層作為噪聲屏蔽。

　　空間允許的話，控制IC要距離功率MOSFET和電感有一個小的距離（0.5英寸~1英寸），后者既有大噪聲又發(fā)熱。

　　LTC3855控制器上的FET驅動器TG、BG、SW和BOOST引腳都有高的dv/dt開關電壓。連接到最敏感小信號結點的LTC3855引腳是：Sense+/Sense-、FB、ITH和SGND.如果布局時將敏感的信號走線靠近了高dv/dt結點，則必須在信號走線與高dv/dt走線之間插入接地線或接地層，以屏蔽噪聲。

　　在布放柵極驅動信號時，采用短而寬的走線有助于盡量減小柵極驅動路徑中的阻抗。在圖13（略）中，布放的高FET驅動器走線TG與SW應有最小的回路面積，以盡量減小電感與高dv/dt噪聲。同樣，低FET驅動器走線BG要靠近一根PGND走線。

　　如果在BG走線下布放了一個PGND層，低FET的交流地返回電流將自動耦合到一個靠近BG走線的路徑中。交流電流會流向它所發(fā)現(xiàn)的最小回路/阻抗。此時，低柵極驅動器不需要一個獨立的PGND返回走線。最好的辦法是盡量減少柵極驅動走線通過的層數(shù)量，這樣可防止柵極噪聲傳播到其它層。

　　在所有小信號走線中，電流檢測走線對噪聲最為敏感。電流檢測信號的波幅通常小于100mV,這與噪聲的波幅相當。以LTC3855為例，Sense+/Sense-走線應以最小間距并行布放（Kelvin檢測），以盡量減少拾取di/dt相關噪聲的機會，如圖14（略）所示。

　　另外，電流檢測走線的濾波電阻與電容都應盡可能靠近IC引腳。當有噪聲注入長的檢測線時，這種結構的濾波效果最好。如果采用帶R/C網(wǎng)絡的電感DCR電流檢測方式，則DCR檢測電阻R應靠近電感，而DCR檢測電容C則應靠近IC.

　　如果在走線到Sense-的返回路徑上使用了一個過孔，則過孔不應接觸到其它的內部VOUT+層。否則，過孔可能會傳導大的VOUT+電流，所產(chǎn)生的壓降可能破壞電流檢測信號。要避免在高噪聲開關結點（TG、BG、SW和BOOST走線）附近布放電流檢測走線。如可能，在電流檢測走線所在層與功率級走線層之間放置地層。

　　如果控制器IC有差分電壓遠程檢測引腳，則要為正、負遠程檢測線采用獨立的走線，同時也采用Kelvin檢測連接。

　　走線寬度的選擇

　　對具體的控制器引腳，電流水平和噪聲敏感度都是唯一的，因此，必須為不同信號選擇特定的走線寬度。通常情況下，小信號網(wǎng)絡可以窄些，采用10mil~15mil寬度的走線。大電流網(wǎng)絡（柵極驅動、VCC以及PGND）則應采用短而寬的走線。這些網(wǎng)絡的走線建議至少為20mil寬。