基于ispPAC10在增益設置方面的應用

摘要：電路設計中要實現(xiàn)對微弱信號放大、高速信號采集、大功率輸出等功能，必須采用模擬電路，但長期以來模擬電路的設計一直存在著處理精度低，設計、調試難度大等缺陷。基于此利用Lattice公司推出的在系統(tǒng)可編程模擬電路簡稱ispPAC進行了放大器的增益設計。它允許設計者使用EDA軟件在計算機上設計修改模擬電路，并進行仿真，最后還可以通過編程電纜將設計方案下栽到芯片中去。通過開發(fā)軟件可以調整電路的增益、帶寬和閾值等性能指標。在此主要介紹了利用ispPAC10實現(xiàn)模擬信號的增益調整方面的幾種技術。
關鍵詞：增益；可編程模擬器件；ispPAC10

1 ispPAC10的結構與原理
1．1 ispPAC10的結構特點
ispPAC10器件的結構由四個相同的信號處理塊(PAC塊)，模擬布線池，配置存儲器，參考電壓，自動校正單元和ISP接口所組成，如圖1。

ispPAC10引腳如圖2。
其封裝形式是：
28引腳的DIP或SOIC封裝。
引腳功能如下：
輸入：3，4，11，12，17，18，25，26
輸出：1，2，13，14，15，16，27，28
數(shù)字L／O：5，6，8，9，10，20
電源引腳：7，21
CMVIN引腳：19
測試引腳：23，24
(電源電壓為5 V；電源引腳用一個10μF的鉭電容和一個1μF的陶瓷電容旁路到地上可獲取最佳性能)。
1．2 ispPAC10的工作原理
ispPAC10器件有4個相同的基本單元電路。每個PACblock含有兩個獨立可編程的輸入放大器、一個差分輸出放大器、一個電阻反饋元件(可開路)和一個可調的反饋電容器。PACblock的輸入端為兩對差分輸入，增益可在±1～±10以整數(shù)步長調節(jié)。輸出求和放大器的反饋回路由一個電阻和一個電容并聯(lián)組成。
每個PACblock的輸入阻抗為109 Ω。輸入放大器可建模為一個可編程的增益模塊(K1和K2)和一個求和電阻器。輸入放大器提供的電流在一個運算放大器的反相輸入端被累加。輸出放大器的反饋網(wǎng)絡可建模為一個定值電阻元件并聯(lián)一個可調電容器(可調電容值為120個在1pF至62pF之間的值)。電阻反饋通路可以被禁用。運算放大器的輸出為差分電壓。