應(yīng)用于數(shù)字陣列的多通道波形產(chǎn)生系統(tǒng)設(shè)計(jì)

2．2 多通道波形產(chǎn)生系統(tǒng)軟件設(shè)計(jì)
在數(shù)字陣列雷達(dá)中，波束控制系統(tǒng)根據(jù)雷達(dá)整機(jī)發(fā)射信號(hào)的要求，計(jì)算低副瓣幅度加權(quán)、波束掃描相位加權(quán)以及幅相誤差校正所需的幅相加權(quán)因子，確定每個(gè)發(fā)射通道波形的控制碼，波形產(chǎn)生系統(tǒng)通過(guò)接口電路獲得波形控制碼，在FPGA中完成對(duì)波形控制碼的譯碼，確定頻率、幅相控制字，控制AD9959每個(gè)通道的波形樣式。AD9959的相位累加器為32位，調(diào)頻數(shù)據(jù)累加器為32位，相位偏移累加器為14位，幅度系數(shù)乘法器為10位。計(jì)算公式如下：

式中：FTW為頻率控制字；fs為系統(tǒng)時(shí)鐘率；POW為相位偏移字；AW為幅度調(diào)節(jié)字。
對(duì)AD9959的內(nèi)部寄存器的配置是通過(guò)串口實(shí)現(xiàn)的。其中管腳SCLK是串行時(shí)鐘腳，用于同步AD9959的數(shù)據(jù)。CS管腳是片選腳，只有CS腳處于低電平時(shí)，芯片才進(jìn)入通信周期。SD1O管腳是串行數(shù)據(jù)腳。串口操作有三種操作模式：?jiǎn)伪忍卮心Ｊ健?比特串行模式和4比特串行模式。其中單比特模式只需要一根數(shù)據(jù)線，可以盡量減小線間信號(hào)串?dāng)_，因此設(shè)計(jì)中采用該模式完成對(duì)AD9959的讀寫操作。對(duì)AD9959的控制流程如下：在主復(fù)位信號(hào)后，提供通道使能位與頻率調(diào)節(jié)字FTW的地址(Reglster 0x04)和相位偏移調(diào)節(jié)字POW的地址(Register 0x05)相結(jié)合，這樣，頻率調(diào)節(jié)字和／或相位偏移字就可在四個(gè)通道間獨(dú)立編程。圖3給出了程序設(shè)計(jì)流程圖。

2．3 系統(tǒng)電磁兼容設(shè)計(jì)
本設(shè)計(jì)中，系統(tǒng)中包含4片AD9959芯片、3片高速FPGA以及多片時(shí)鐘驅(qū)動(dòng)電路、變壓器、濾波器電路，是一個(gè)復(fù)雜的數(shù)／模混合電路系統(tǒng)，尤其是要在單塊PCB板上完成了16路波形通道的系統(tǒng)集成，電磁兼容設(shè)計(jì)是必須充分考慮的問(wèn)題。在電路設(shè)計(jì)中選取合適的電路結(jié)構(gòu)，注意各功能模塊之間的阻抗匹配、電平匹配；在PCB設(shè)計(jì)中，首先根據(jù)電源電壓高低、數(shù)字器件或模擬器件、高速器件或低速器件以及電流大小等特點(diǎn)，將電路劃成不同的功能組：電源部分、接口部分、數(shù)字部分(包括AD9959數(shù)字控制入口、FPGA及附屬電路)、模擬部分(包括AD9959模擬輸出、時(shí)鐘驅(qū)動(dòng)、匹配電路、濾波電路等)，然后根據(jù)PCB的尺寸、安裝要求對(duì)電路的全部元件進(jìn)行綜合的合理布局。每個(gè)功能組的元器件緊湊地放置在一起以得到最短信號(hào)路徑以減小反射，尤其是時(shí)鐘線和AD9959輸出信號(hào)線應(yīng)盡量短，設(shè)計(jì)中采取差分傳輸?shù)姆绞健Ｆ浯?，須仔?xì)考慮多層PCB板的層設(shè)置，根據(jù)電源、地的種類、信號(hào)線的密集程度、信號(hào)頻率等確定合適的PCB板層，層排列則依據(jù)一些基本原則：關(guān)鍵電源平面與其對(duì)應(yīng)的地平面相鄰；相鄰層的關(guān)鍵信號(hào)不能跨分割區(qū)；時(shí)鐘等關(guān)鍵信號(hào)有一相鄰地平面等。