功率MOSFET抗SEB能力的二維數(shù)值模擬

摘要：在分析了單粒子燒毀(SEB)物理機制及相應仿真模型的基礎上，研究了無緩沖層MOSFET準靜態(tài)擊穿特性曲線，明確了影響器件抗SEB能力的參數(shù)及決定因素。仿真研究了單緩沖層結構MOSFET，表明低摻雜緩沖層可提高器件負阻轉折臨界電流，高摻雜緩沖層可改善器件二次擊穿電壓，據(jù)此提出一種多緩沖層結構，通過優(yōu)化摻雜濃度和厚度，使器件的抗SEB能力得到了顯著提高。仿真結果顯示，采用三緩沖層結構，二次擊穿電壓近似為無緩沖結構的3倍，負阻轉折臨界電流提高近30倍。
關鍵詞：金屬氧化物場效應晶體管；單粒子燒毀；二維數(shù)值模擬

1 引言
功率VDMOSFET晶體管以其開關速度快、輸入電阻高、頻率特性好、驅動能力高、跨導線性度高等特點，廣泛應用在空間系統(tǒng)的電源電路中。但它在空間輻射環(huán)境中極易被重離子誘發(fā)SEB，造成功率變換器或電源電壓的劇烈波動，可導致衛(wèi)星的電子系統(tǒng)發(fā)生災難性事故。國外對功率VDMOSFET的SEB效應研究較多。而我國起步較晚，在理論和實驗上存在許多問題。
在此對功率MOSFET的SEB效應的機理進行了簡單分析，并針對600 V平面柵VDMOSFET，利用半導體器件模擬軟件Medici研究了緩沖層對提高MOSFET抗SEB能力的影響，提出利用多緩沖層結構改善MOSFET抗SEB能力的方案，最后給出一組優(yōu)化后的多緩沖層結構。

2 SEB機理以及仿真物理模型
2．1 單粒子燒毀機制
SEB效應主要發(fā)生在器件阻斷狀態(tài)，由轟擊到MOSFET發(fā)生SEB的原理如圖1所示。重離子轟擊產生的電子空穴對中的電子，在電場作用下向漏接觸區(qū)(Drain Contact)移動，而空穴則在漏電場作用下沿跡線向p體區(qū)(p-body)運動，進入p-body區(qū)之后，橫向運動，最后經(jīng)p-body接觸區(qū)流出。由于橫向空穴流產生壓降，致使遠離電極接觸區(qū)的p-body部分電位升高，造成p體區(qū)／n源極(p-body／n-source)結正偏，觸發(fā)寄生npn晶體管的發(fā)射極向漂移區(qū)注入電子。由于此時MOSFET處于高壓阻斷態(tài)，電子的注入會改變空間電荷分布，造成電子在n漂移區(qū)／n+襯底(n-drift／n+-sub)高低結的積累，空間電荷區(qū)收縮，n-drift／n+-sub高低結處電場強度增加。隨著重離子轟擊強度增加，等離子體絲流增大，寄生npn晶體管發(fā)射結正偏程度增強，n-drift／n+-sub高低結處電場強度越來越高。當該電場增加到一定程度時，會激發(fā)雪崩倍增效應，漂移區(qū)電流增大，進而使寄生晶體管的發(fā)射結進一步正偏，此正反饋效應反復進行，最終可導致器件因電流過大、溫度過高而燒毀。

從SEB的失效機理可見，抑制SEB效應可從兩方面入手：①降低寄生晶體管的電流增益，削弱晶體管作用，主要包括背柵短路、進行p+注入，增強源區(qū)下半導體導電能力、采用源區(qū)挖槽工藝，縮短源區(qū)寬度、減小寄生晶體管面積等：②優(yōu)化電場分布，提高n-drift／n+-sub高低結處雪崩倍增效應發(fā)生的臨界電流。由于這方面的研究相對較少，且主要采用單緩沖層結構，故這里在單緩沖層仿真結果的基礎上，提出多緩沖層結構，并給出一組三緩沖層結構的優(yōu)化結果。