功率MOSFET設計考量

用作功率開關的MOSFET

隨著數(shù)十年來器件設計的不斷優(yōu)化，功率MOSFET晶體管帶來了新的電路拓撲和電源效率的提升。功率器件從電流驅動變?yōu)殡妷候寗?，加快了這些產(chǎn)品的市場滲透速度。上世紀80年代，平面柵極功率MOSFET首度面向高壓器件，BVDSS電壓范圍達到500-600V，取得市場的成功。在這個時期，功率MOSFET的傳導損耗主要取決于溝道密度、結型場效應管(JFET)阻抗和外延阻抗(參見圖1)。隨著半導體行業(yè)光刻設備越來越精密，提高了晶體管單元密度，傳導損耗因而得以改善。光刻設備能夠實現(xiàn)更高的單元密度，同時也促使功率MOSFET的BVDSS范圍成功地下降到100V以內，實現(xiàn)了新的汽車電子、電源和電機控制應用。高壓MOSFET的傳導損耗問題也就轉移到外延設計之上。另一方面，MOSFET器件在降壓轉換器中的使用，以及更寬的電源電壓范圍(30V)要求，激發(fā)了市場對更高性能器件的需求。

圖1：平面功率MOSFET的導通阻抗元件

上世紀90年代初期平面功率MOSFET技術的長足發(fā)展之時，出現(xiàn)了一類新型溝道柵極功率MOSFET，為低壓器件設立了新的性能標桿。這類溝道MOSFET采用一種嵌入在溝道區(qū)域并細致地蝕刻到器件的柵極結構，使得溝道密度增加一倍(第一代產(chǎn)品就達到每平方英寸1200萬個單元)。由于新技術能夠增加并行傳導通道的數(shù)量并減少JFET阻抗元件，因此使到傳導效率提高近30%。

器件設計人員面對的挑戰(zhàn)是：技術提升除了增加單元密度，因為柵極-漏極區(qū)域交疊面積和柵極-源極交疊面積增加，所以同時引起容抗和柵極電荷的增加。因此，器件設計人員一直希望通過結構創(chuàng)新來減少開關損耗。飛兆半導體公司于1998年推出一種專為高效降壓轉換器而優(yōu)化的溝道柵極功率MOSFET，也就是第一代PowerTrench® 產(chǎn)品。如今PowerTrench®已經(jīng)過七代改進優(yōu)化，演變?yōu)樽钚碌慕祲恨D換器部件。

針對同步整流拓撲的功率MOSFET優(yōu)化

隨著首批微控制器開始使用有別于計算機的標準5V或12V電源，功率MOSFET也開始獲得廣泛應用。將直流電壓轉換成更低電壓的舊式降壓轉換器，成為低電壓開關功率器件發(fā)展的應用驅動力。而且開發(fā)焦點也從AC-DC開關電源和電機驅動，轉向要求更嚴苛的處理器以及能滿足特定的供電要求的相關外設組件。

作為處理器電源的降壓轉換器隨即增配同步整流器以改善效率，并使用同步開關功率MOSFET來補充并最終替代肖特基整流二極管，從而降低傳導損耗。而移動計算技術的出現(xiàn)，對轉換器效率提出了更高求，進而推動了該技術的高度演進，成為現(xiàn)代功率MOSFET中使用的模式。

在高技術水平下，易于確定對降壓轉換器MOSFET的要求。在大多數(shù)情況下，同步整流器或SyncFET™都在導通狀態(tài)下工作，并且其導通阻抗應當很小，以最大限度減少功耗。高側開關MOSFET由直流電源驅動，生成電脈沖，然后經(jīng)LC濾波器平滑處理成連續(xù)的電壓，再施加到負載上。因為MOSFET的主要損耗來自開關動作，而且導通時間很短，所以開關器件速度要夠快，而且導通阻抗要夠小。開關和整流兩個環(huán)節(jié)交替處于導通狀態(tài)，但導通時段不能重疊，否則電源和接地間便會形成所謂直通(shoot-through)，直接造成功率損耗。當開關器件導通時，SyncFET™的漏極電壓瞬變將在柵極CGS上產(chǎn)生感應電流和電壓，其大小則取決于CGS和CGD的幅度及兩者的比率以及開關瞬變速率。如果柵極電壓超過閾值，器件將再次導通，導致直通。所以只要CGS/CGD比率足夠大，便能夠防止漏極電壓瞬變誘發(fā)直通。

分析該技術演進并明確MOSFET要求后，就能明白器件技術發(fā)展的主要推動因素。在圖2a的基本溝道柵極結構中，通過增加溝道的寬度/長度比，便可以降低導通阻抗。而按圖2b所示在溝道底部延伸氧化層厚度，就能夠提高開關速度和增大CGS/ CGD比率。最終的設定就如圖2c所示，在溝道的柵極下部額外嵌入一個電極，以增加漂移區(qū)電荷，從而降低導通阻抗；并且同時降低CGD，提高開關速度，并改變CGS /CGD比率，藉此最大限度地防止直通。

圖2：a）傳統(tǒng)溝道柵極功率MOSFET；b）溝道底部氧化層加厚的溝道MOSFET；c）增添屏蔽電極的溝道MOSFET。