基于開關(guān)電源的EMC設(shè)計

　　在開關(guān)電源輸入和輸出電路中加裝EMI濾波器，是抑制傳導(dǎo)發(fā)射的一個很有效方法。其參數(shù)主要有：放電電阻、插入損耗、Cx電容、Cy電容和電感值。其中，插入損耗是濾波器性能的一個關(guān)鍵參數(shù)。在考慮機械性能、環(huán)境、成本等前提下，應(yīng)該盡量使插入損耗大一些。用共模、差模干擾的測量結(jié)果與標(biāo)準(zhǔn)限值，加上適當(dāng)?shù)脑Ａ靠傻玫綖V波器的插入損耗IL。

　　ILCM(dB)=Vcm(dB)-Vlimt(dB)-3(dB)+M(dB) (1)

　　ILDM(dB)=VDM(dB)-Vlimt(dB)-3(dB)+M(dB) (2)

　　式中，3dB表示在分離共模、差模傳導(dǎo)干擾的測試過程中測試結(jié)果比實際值大3dB；M(dB)表示設(shè)計裕量，一般取6dB；Vlimit(dB)為相關(guān)標(biāo)準(zhǔn)如CISPR,FCC等規(guī)定的傳導(dǎo)干擾限值。

圖4是220V/50Hz交流輸入的開關(guān)電源交流側(cè)EMI濾波器的電路。Cy＝3300pF，L1、L2＝0.7mH，它們構(gòu)成共模濾波電路，抑制0.5～30MHz的共模干擾信號。Cx＝0.1μF，L3、L4＝200～500μH，采用金屬粉壓磁芯，與L1/L2、Cx構(gòu)成L-N端口間低通濾波器，用于抑制電源線上存在的0.15～ 0.5MHz差模干擾信號。R用于消除可能在濾波器中出現(xiàn)的靜電積累。

　　
圖4 開關(guān)電源交流側(cè)EMI濾波器電路

　　圖5是開關(guān)電源的直流輸出側(cè)濾波電路，它由共模扼流圈L1、L2，扼流圈L3和電容C1、C2組成。為了防止磁芯在較大的磁場強度下飽和而使扼流圈失去作用，磁芯必須采用高頻特性好且飽和磁場強度大的恒μ磁芯。

　　
圖5 支流側(cè)濾波電路

　　4 用屏蔽來抑制輻射及感應(yīng)干擾

　　開關(guān)電源干擾頻譜集中在30MHz以下的頻段，直徑r＜λ/2π,主要是近場性質(zhì)的電磁場，且屬低阻抗場?？捎脤?dǎo)電良好的材料對電場屏蔽，而用導(dǎo)磁率高的材料對磁場屏蔽。此外，還要對變壓器、電感器、功率器件等采取有效的屏蔽措施。屏蔽外殼上的通風(fēng)孔最好為圓形，在滿足通風(fēng)的條件下，孔的數(shù)量可以多，每個孔的尺寸要盡可能小。接縫處要焊接，以保證電磁的連續(xù)性。屏蔽外殼的引入、引出線處要采取濾波措施。對于電場屏蔽，屏蔽外殼一定要接地。對于磁場屏蔽，屏蔽外殼不需接地。

5 合理的PCB布局及布線

　　敏感線路主要是指控制電路和直接與干擾測量設(shè)備相連的線路。要降低干擾水平，最簡單的方法就是增大干擾源與敏感線路的間距。但由于受電源尺寸的限制，單純的增大間距并非解決問題的最佳途徑，更為合理的方法是根據(jù)干擾電場的分布情況將敏感線路放在干擾較弱的地方。PCB抗干擾布局設(shè)計流程如圖6所示。

　　
圖6 PCB抗干擾布局設(shè)計流程