最大消耗380nA電流的電壓基準(zhǔn)源設(shè)計(jì)

1 引 言

　　隨著各種便攜式移動(dòng)通信和計(jì)算產(chǎn)品的普及，對(duì)電池的需求大大加強(qiáng)，但是電池技術(shù)發(fā)展相對(duì)落后，降低電路的功耗成為IC設(shè)計(jì)關(guān)注的一個(gè)焦點(diǎn);電路的功耗會(huì)全部轉(zhuǎn)換成熱能，過(guò)多的熱量會(huì)產(chǎn)生焦耳熱效應(yīng)，加劇硅失效，導(dǎo)致可靠性下降，而快速散熱的要求又會(huì)導(dǎo)致封裝和制冷成本提高;同時(shí)功耗大將導(dǎo)致溫度高，載流子速度飽和，IC速度無(wú)法再提升;并且功耗降低，散熱減少，也能減少對(duì)環(huán)境的影響。因此，功耗已成為超大規(guī)模集成電路設(shè)計(jì)中除速度，面積之外需要考慮的第三維度。

　　傳統(tǒng)的帶隙電壓基準(zhǔn)源面積大、功耗大、不適應(yīng)低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)晶體管的特點(diǎn)，對(duì)傳統(tǒng)的帶隙電壓基準(zhǔn)源做出改進(jìn)，設(shè)計(jì)了一款最大消耗380 nA電流的電壓基準(zhǔn)源，大大減小了面積，且與CMOS工藝兼容，同時(shí)提出一種新的不耗電的啟動(dòng)電路。本文先介紹傳統(tǒng)典型帶隙基準(zhǔn)電路的原理與功耗組成，提出改進(jìn)電路結(jié)構(gòu)，并進(jìn)行分析，最后給出基于0.5μm CMOS工藝模型的仿真結(jié)果和測(cè)試結(jié)果。

　　2 傳統(tǒng)帶隙電壓基準(zhǔn)源

　　傳統(tǒng)帶隙基準(zhǔn)源如圖1所示。

　　由PTAT產(chǎn)生電路，負(fù)PTAT產(chǎn)生電路，放大器，加法器組成。原理是由Q1，Q2兩個(gè)PNP三極管和電阻R3產(chǎn)生PTAT電流，流過(guò)電阻R2產(chǎn)生PTAT電壓，再疊加上Q2的負(fù)PTAT電壓Vbe，通過(guò)合理調(diào)整電阻R2和R3的比例產(chǎn)生與溫度無(wú)關(guān)的電壓基準(zhǔn)。運(yùn)算放大器A是為了保證B，C兩點(diǎn)電壓相等。

　　這種結(jié)構(gòu)需要三極管、運(yùn)算放大器以及若干電阻，面積比較大。其工作時(shí)電流由3部分組成：Q1支路的集電極電流;Q2支路的集電極電路，運(yùn)算放大器A的工作電流。其中Q1，Q2支路的電流為VTln N/R3，其中VT=kT/q;q是電荷常量;k是波爾滋曼常數(shù);T是絕對(duì)溫度;N是三極管Q2與Q1的比值，通常為8，同時(shí)要達(dá)到好的性能運(yùn)算放大器的電流不能太小以使晶體管工作于飽和區(qū)。通常傳統(tǒng)帶隙電壓基準(zhǔn)源消耗電流不小于10μA。

　　3 弱反型區(qū)晶體管模型

　　本文利用了工作在弱反型區(qū)晶體管的特點(diǎn)，對(duì)傳統(tǒng)帶隙電壓基準(zhǔn)電路進(jìn)行了改進(jìn)。工作在弱反型區(qū)的晶體管特性模型假設(shè)：

　　(1)晶體管溝道長(zhǎng)度足夠長(zhǎng)，溝道長(zhǎng)度近似成立，并且溝道長(zhǎng)度調(diào)制效應(yīng)可以忽略;

　　(2)空間電荷區(qū)的產(chǎn)生電流可以忽略;

　　(3)表面態(tài)密度和表面勢(shì)的波動(dòng)可以忽略。

　　在這些假設(shè)之下，工作在弱反型區(qū)的晶體管的I-V特性可以表示為：

　　ID0是特征電流;S是晶體管的寬長(zhǎng)比;n是斜率因子;VG，VS，VD分別為晶體管柵、源、漏端與襯底的電壓差。當(dāng)晶體管由相同的VS電壓偏置時(shí)，斜率因子n是常數(shù)，ID0也可以認(rèn)為是常數(shù)。由式(1)可以看出，當(dāng)VD-VS》0時(shí)，弱反型工作的MOS晶體管與三極管的直流傳輸特性一致。

　　4 電路實(shí)現(xiàn)

　　圖2為本文改進(jìn)的電壓基準(zhǔn)源的原理示意圖。電壓基準(zhǔn)電路由3部分組成：?jiǎn)?dòng)電路、PTAT產(chǎn)生電路和輸出電路。輸出電路包括電流放大和電壓疊加。