基于CPCI總線的PowerPC主處理板設(shè)計(jì)
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
2．2．2 L2 Cache
MPC7410處理器支持L2 Cache，內(nèi)部集成了L2Cache接口控制器，提供L2 Cache接口的總線時(shí)序控制電路，通過(guò)處理器內(nèi)部L2 Cache控制器可以訪問(wèn)Cache存儲(chǔ)器。主處理板上實(shí)現(xiàn)了總?cè)萘繛?MByte的L2 Cache，數(shù)據(jù)寬度為72位，其中8位為校驗(yàn)位，64位為數(shù)據(jù)位。
2．2．3 橋接器
橋接器PC107是為PowerPC專(zhuān)門(mén)設(shè)計(jì)的橋芯片／存儲(chǔ)器控制器，主要實(shí)現(xiàn)PowerPC到PCI的橋接功能，同時(shí)管理memory，可以運(yùn)行在高達(dá)133MHz的處理器總線頻率。PC107提供其他嵌入式應(yīng)用必需的功能：處理器總線接口、PCI總線接口、存儲(chǔ)器控制器、智能輸入／輸出信息控制器、I2C控制器、嵌入式可編程中斷控制器(EPIC)、雙通道集成DMA控制器、時(shí)鐘控制部分等。根據(jù)在電路中所起的作用不同，PC107的工作方式可分為host mode和agent mode兩種。在host mode模式中，由PC107管理存儲(chǔ)器和PCI總線部分，PowerPC為整個(gè)系統(tǒng)的主CPU。在agent mode模式中，PC107用于和PCI主橋通信，PowerPC作為一個(gè)PCI設(shè)備，受PCI主橋的管理。本設(shè)計(jì)中PC107的工作方式為host mode。
2．2．4 存儲(chǔ)器
主處理板上設(shè)計(jì)有SDRAM存儲(chǔ)器、系統(tǒng)FLASH存儲(chǔ)器、64位用戶(hù)FLASH存儲(chǔ)器和NVSRAM存儲(chǔ)器。其容量配置見(jiàn)表1。本文引用地址：http://www.ex-cimer.com/article/178852.htm
2．2．4．1 SDRAM
在本設(shè)計(jì)中，SDRAM用于存放操作系統(tǒng)臨時(shí)數(shù)據(jù)以及應(yīng)用程序的數(shù)據(jù)和代碼，為程序的運(yùn)行和保存臨時(shí)文件提供空間。SDRAM的管理由me-mory控制器來(lái)實(shí)現(xiàn)。橋接器PC107提供了高速SDRAM控制器，數(shù)據(jù)寬度配置為64位。PC107的SDRAM接口特點(diǎn)：SDRAM器件必須與SDRAM的JEDEC規(guī)范兼容，32位和64位數(shù)據(jù)可選寬度，支持頁(yè)面式訪問(wèn)，支持8個(gè)物理bank，最大支持1GB的存儲(chǔ)大小。本設(shè)計(jì)中SDRAM的總?cè)萘繛?12MB，總線時(shí)鐘設(shè)計(jì)為100MHz。
由于SDRAM時(shí)鐘總線的頻率較高，為了提高模塊的抗干擾能力和電磁兼容性，在PCB布局布線，包括走線長(zhǎng)度、布線路徑、阻抗匹配、線長(zhǎng)線寬及間距等方面提出嚴(yán)格要求，并且在PCB制作前期通過(guò)仿真對(duì)信號(hào)完整性進(jìn)行分析，確保電路的可行性。
2．2．4．2 FLASH
本設(shè)計(jì)中FLASH分為系統(tǒng)FLASH和應(yīng)用FLASH。系統(tǒng)FLASH地址分配在存儲(chǔ)空間的高端，用于系統(tǒng)的啟動(dòng)，系統(tǒng)FLASH上駐留BootRom引導(dǎo)程序、上電BIT測(cè)試程序、FLASH在板編程程序及操作系統(tǒng)。容量為4MB，8位數(shù)據(jù)寬度。應(yīng)用FLASH用于儲(chǔ)存應(yīng)用程序，總?cè)萘繛?56MB，64位數(shù)據(jù)寬度。
2. 2. 4．3 NVSRAM
NVRAM是非易失存儲(chǔ)器，用于存放系統(tǒng)重要信息，32kB存儲(chǔ)容量，8位數(shù)據(jù)寬度。
2．2．5 復(fù)位
主處理板硬件復(fù)位包括兩種：a．上電復(fù)位：外部電源5V電壓低于4．65V時(shí)，該主處理板處于復(fù)位狀態(tài)，外部電源5V電壓高于4.65V后，產(chǎn)生大于200ms復(fù)位，復(fù)位整個(gè)硬件，同時(shí)驅(qū)動(dòng)CPCI總線復(fù)位信號(hào)；b．手動(dòng)復(fù)位輸入：由外部手動(dòng)復(fù)位引起，復(fù)位整個(gè)硬件，同時(shí)驅(qū)動(dòng)CPCI總線復(fù)位信號(hào)。
2．2．6 看門(mén)狗
主處理板具有看門(mén)狗功能，當(dāng)看門(mén)狗功能失效后，產(chǎn)生看門(mén)狗中斷，上電默認(rèn)為禁止。在FPGA內(nèi)部設(shè)置看門(mén)狗使能寄存器，可以通過(guò)軟件使能或禁止看門(mén)狗，看門(mén)狗定時(shí)器報(bào)警后產(chǎn)生中斷?？撮T(mén)狗定時(shí)周期由硬件設(shè)置。
2．2．7 FPGA
FPGA主要負(fù)責(zé)系統(tǒng)的復(fù)位、中斷管理和相關(guān)接口的時(shí)序和邏輯控制。本設(shè)計(jì)采用Xilinx的Virtex系列芯片，該系列FPGA片內(nèi)含有豐富的寄存器／鎖存器、同步、異步置位／復(fù)位信號(hào)、鎖相環(huán)等。這款FPGA有30萬(wàn)門(mén)，260個(gè)IO管腳，滿(mǎn)足設(shè)計(jì)要求。使用FPGA的另一個(gè)顯著優(yōu)點(diǎn)是可以不斷地完善程序，進(jìn)行實(shí)時(shí)在線編程。
2．2．8 定時(shí)器
PC107內(nèi)部提供4路32位定時(shí)器，定時(shí)時(shí)鐘為PC107的輸入時(shí)鐘的1／8，精度±50ppm：時(shí)鐘中斷輸入到處理器。其中定時(shí)器1作為操作系統(tǒng)定時(shí)時(shí)鐘，其它3路定時(shí)器作為應(yīng)用程序操作時(shí)鐘，可通過(guò)軟件對(duì)其進(jìn)行設(shè)置，最小定時(shí)周期為1ms。
評(píng)論