基于Atlas的MFIS結(jié)構(gòu)器件電學(xué)性能模擬

3．3 絕緣層材料對MFIS結(jié)構(gòu)器件的影響
由式(1)可以看出，具有高介電常數(shù)εi的絕緣層，能夠使分配在鐵電層上的有效電場增加，從而使鐵電層趨于飽和，產(chǎn)生一個較大的記憶窗口。為研究不同絕緣層材料對MFIS器件相關(guān)性能的影響，利用Arias軟件對采用SiO2、Si3N4、Y2O3、HfO2及CeO2作為絕緣層的MFIS器件的C—V特性及記憶窗口進(jìn)行了模擬和分析。
圖4給出了在5 V的應(yīng)用電壓下，分別采用不同絕緣層材料時MFIS器件的C—V特性及記憶窗口。從圖中可以看出，MFIS器件的C—V曲線隨絕緣層介電常數(shù)的增加逐漸變寬，其記憶窗口從0．36 V增大到1．09 V，并逐漸趨于飽和。

圖5為不同絕緣層材料時MFIS器件的記憶窗口隨應(yīng)用電壓的變化。從圖中可以看出，高介電常數(shù)為絕緣層jf，MFIS器件的記憶窗口在7 V時達(dá)到飽和，而低介電常數(shù)為絕緣層時，記憶窗口在15 V時仍未達(dá)到飽和。這意味著在一定厚度下，高介電常數(shù)的絕緣層能夠使MFIS器件的記憶窗口在一個較低的應(yīng)用電壓下達(dá)到飽和，從而減小工作電壓，使得其與現(xiàn)代集成電路設(shè)計工藝相兼容。

4 結(jié)束語
利用器件模擬軟件Arias，結(jié)合飽和狀態(tài)及非飽和狀態(tài)下的鐵電極化模型，研究了應(yīng)用電壓、絕緣層厚度及材料對MFIS器件的C—V特性及記憶窗口的影響。仿真結(jié)果表明，增加應(yīng)用電壓、減小絕緣層厚度及采用高介電常數(shù)材料，可以使器件的C—V曲線逐漸變寬，記憶窗口逐漸增大。但是考慮到MFIS器件與現(xiàn)代集成電路的工作電壓的兼容性，以及過薄的絕緣層可能會引起的漏電流，使得采用高介電常數(shù)的絕緣材料作為MFIS器件的絕緣層成為一個提高M(jìn)FIS器件性能的有效途徑。