一種高精度便捷式全數(shù)字示波器的設(shè)計(jì)
4 系統(tǒng)軟件設(shè)計(jì)
編程邏輯器件CPLD采用硬件描述語(yǔ)言VHDL為底層支撐,用原理圖輸入的方式來(lái)實(shí)現(xiàn)系統(tǒng)軟件部分的設(shè)計(jì)。DSP軟件編程采用C語(yǔ)言與匯編語(yǔ)言混合編程,程序主體用C語(yǔ)言編寫(xiě),對(duì)于占用處理器時(shí)間較多的算法程序和I/O接口操作則采用匯編語(yǔ)言編程,匯編代碼可以用C語(yǔ)言可調(diào)用的函數(shù)或內(nèi)聯(lián)代碼的形式出現(xiàn),把C語(yǔ)言和匯編語(yǔ)言的優(yōu)點(diǎn)有機(jī)結(jié)合起來(lái)。系統(tǒng)軟件完成數(shù)據(jù)收集分析,把采集到的曲線坐標(biāo)經(jīng)處理后由RS 422標(biāo)準(zhǔn)接口傳輸給智能終端,同時(shí)也能接收到智能終端的輸入信息,執(zhí)行相應(yīng)的功能,系統(tǒng)程序流程圖如圖3所示。本文引用地址:http://www.ex-cimer.com/article/179058.htm
6 結(jié)語(yǔ)
樣機(jī)測(cè)量結(jié)果表明,系統(tǒng)頻率測(cè)量誤差小于0.05%,信號(hào)幅值測(cè)量誤差小于1%,系統(tǒng)精度較高,能滿足一般的工業(yè)要求,并且可以在顯示模塊上對(duì)被測(cè)信號(hào)進(jìn)行很好的復(fù)現(xiàn)。系統(tǒng)重量小于0.5 kg,體積為:20 cm×15 cm×10 cm。
它克服了同類產(chǎn)品使用時(shí)操作復(fù)雜,精度低的缺點(diǎn),并且所設(shè)計(jì)的數(shù)字示波器集成度高,工作過(guò)程受外界環(huán)境的干擾小,測(cè)量數(shù)據(jù)可視化,界面友好,可復(fù)現(xiàn)被測(cè)信號(hào)波形,故可作為一種內(nèi)嵌式設(shè)備,嵌入到一些柔性工業(yè)測(cè)量系統(tǒng)當(dāng)中,這在工業(yè)自動(dòng)化領(lǐng)域和測(cè)試領(lǐng)域有廣泛的應(yīng)用前景。
評(píng)論