FIR結(jié)構(gòu)IQ串行處理RRC濾波器
加入技術(shù)交流群
2．2 串行處理濾波器結(jié)構(gòu)
其后采用FIR結(jié)構(gòu)實現(xiàn)RRC濾波器，其中數(shù)據(jù)輸入端使用IQ路串行輸入，即上一節(jié)中的串行數(shù)據(jù)。由于奇數(shù)階M=65FIR濾波器的時域特性，其沖擊響應(yīng)滿足如下條件：
因此對于不同部分的存儲單元可以使用相同的加法單元，在下面的復(fù)用乘加器中可以設(shè)計復(fù)用結(jié)構(gòu)。這里描述FIR數(shù)據(jù)存儲的結(jié)構(gòu)，其中由計數(shù)器Phase_num控制數(shù)據(jù)在濾波器存儲單元中的流動。高位為1時存儲I路數(shù)據(jù)，高位為0時存儲Q路數(shù)據(jù)。數(shù)據(jù)存儲單元無法復(fù)用，因為這是濾波必需的。但是乘加器則可以通過如下小節(jié)中描述的方式復(fù)用。本文引用地址：http://www.ex-cimer.com/article/179110.htm
2．3 復(fù)用乘加器結(jié)構(gòu)
同樣，依靠計數(shù)器控制，我們可以復(fù)用同一套乘加資源，但是存儲單元依然和使用兩套FIR結(jié)構(gòu)相同，這也體現(xiàn)了ASIC設(shè)計的本質(zhì)。從圖5中我們就可以發(fā)現(xiàn)乘加器的輸入也由同一個計數(shù)器控制，計數(shù)器高位為1時，計算I路數(shù)據(jù)濾波結(jié)果，計數(shù)器高位為0時，計算Q路濾波結(jié)果，隨后經(jīng)過兩級觸發(fā)器緩存，在輸出端形成串行IQ路數(shù)據(jù)，如此結(jié)構(gòu)就節(jié)省了兩套FIR濾波器中的乘法器與加法器的結(jié)構(gòu)，當FIR階數(shù)較高時就有效地節(jié)省了資源，但是這是有前提的，即射頻部分在下變頻時并沒有殘留太大的頻偏，也就是說當基帶信號并不是很理想時，或者有一個帶通信號對其進行干擾時，IQ路RRC濾波器是不一樣的，那么此時濾波系數(shù)就是不同的，則不可避免地需要兩套RRC結(jié)構(gòu)。
3 結(jié)論
本文通過改變通常FIR處理結(jié)構(gòu)，有效地節(jié)省了資源，只使用了一套乘加器，一套FIR濾波器結(jié)構(gòu)，就完成了兩套FIR濾波器的功能，雖然數(shù)據(jù)存儲單元與兩套FIR相比并未減少，但是有效地減少了乘加資源的使用，提高了運算效率，節(jié)省了ASIC芯片的面積。當RRC濾波器階數(shù)
較高時，效果更為明顯。
評論