基于EL7558BC的DC/DC變換器的設(shè)計(jì)與實(shí)現(xiàn)

ΔI_L為允許的最大輸出電感紋波電流值，這個(gè)值通常必須小于0.8A。

電容的選擇要從電容直流額定電壓，電容的額定紋波電流，電源的最大輸出紋波電壓，電源的穩(wěn)定性等四個(gè)因素去考慮。電容額定電壓必須大于輸出電壓，一般至少要比輸出電壓高出10％，以控制紋波和瞬態(tài)響應(yīng)。最大的電容紋波電流（即電容RMS電流）可以用式（6）計(jì)算，所選電容的額定紋波電流必須大于式（6）的計(jì)算結(jié)果。

I_{C（RMS，MAX）}=（6）

式中：I_{C（RMS，MAX）}為最大的電容RMS電流。

對(duì)于電源的最大輸出紋波電壓，首先，要確定具體應(yīng)用對(duì)輸出紋波電壓的要求，EL7558BC芯片輸出紋波電壓必須限制在輸出電壓的2％以內(nèi)。接著，利用式（7）計(jì)算允許的電容最大ESR，選擇最大額定ESR小于式（7）計(jì)算值，以確保輸出紋波電壓符合應(yīng)用要求。另外，電容ESR的溫漂也必須考慮在內(nèi)。

ESR_MAX′=（7）

式中：ESR_MAX為允許的最大輸出電容ESR；

ΔV_（MAX）為允許的最大輸出紋波電壓值；

ΔI_L（MAX）為允許的最大輸出紋波電流值，這個(gè)值通常必須小于0.8A。

可以通過(guò)多個(gè)電容并聯(lián)的方法來(lái)降低ESR，提高電路的瞬態(tài)響應(yīng)，不過(guò)總的ESR必須大于10mΩ，總的電容值必須大于330μF。

2.5 布局布線注意事項(xiàng)

在布局布線時(shí)，原則是所有的外圍元器件要盡可能的靠近EL7558BC電源芯片，尤其是去耦電容和旁路電容必須布在相應(yīng)的管腳附近。EL7558BC器件有兩個(gè)地（模擬地和電源地），模擬地連接所有噪聲敏感信號(hào)，而電源地連接有噪聲的信號(hào)。兩個(gè)地之間引入噪聲將降低芯片的性能，尤其在大電流輸出的情況下。但是，模擬地的噪聲過(guò)大將會(huì)影響控制信號(hào)，所以，推薦把模擬地和電源地分開(kāi)，并且兩個(gè)地在一點(diǎn)（通常在芯片下面或者在輸入或輸出電容的負(fù)邊）直接連接以降低兩個(gè)地之間的噪聲。連接反饋腳（腳1和腳28）的走線對(duì)噪聲最為敏感，要盡可能地短，最好布在兩個(gè)地線中間。

EL7558BC芯片的散熱主要靠VSSP引腳以及芯片底部的散熱焊盤(pán)。為了達(dá)到良好的散熱性能，散熱焊盤(pán)必須完全焊接在PCB上，如果有中間的地層時(shí)，必須通過(guò)多個(gè)過(guò)孔把地層與散熱焊盤(pán)相連以提高散熱效果。

3 結(jié)語(yǔ)

我們采用以上方法，用兩塊EL7558BC芯片設(shè)計(jì)了基于FPGA的MPEG4解碼器芯片設(shè)計(jì)演示開(kāi)發(fā)板的電源（輸入4.5～5.5V，輸出3.3～1.5V）。其中3.3V輸出的設(shè)計(jì)電路如圖1所示，各項(xiàng)指標(biāo)如下：

1）輸出電壓校準(zhǔn)在輸入電壓從4.5V到5.5V及負(fù)載電流從0到8.0A的范圍內(nèi)變化時(shí)，輸出電壓變化不超過(guò)1.0％；

2）負(fù)載瞬態(tài)響應(yīng)負(fù)載電流在15μs內(nèi)從0A到8A或從8A到0A突變，輸出電壓瞬時(shí)波動(dòng)不超過(guò)120mV，波動(dòng)時(shí)間不超過(guò)25μs；

3）輸出電壓紋波在輸入電壓為4.5～5.5V時(shí)，輸出電壓紋波峰峰值低于22mV。

4）輸入電壓紋波在負(fù)載為8A，輸入電壓為4.5～5.5V時(shí)，輸入電壓紋波峰峰值大約為230mV，增大輸入電容值，將C₉從220μF換成470μF，輸入電壓紋波峰峰值降到180mV左右。

基于EL7558BC的 DC/DC模塊設(shè)計(jì)體現(xiàn)了新型的快速，簡(jiǎn)易的電源解決方案，其設(shè)計(jì)方法在目前的DC/DC變換器設(shè)計(jì)中是非常典型的，具有相當(dāng)?shù)膮⒖純r(jià)值。