ADC外圍電路的設(shè)計(jì)

在使用ADC芯片時(shí)，由于ADC的型號(hào)多樣化，其性能各有局限性，所以為了使ADC能夠適應(yīng)現(xiàn)場(chǎng)需要以及滿足后繼電路的要求，必需對(duì)ADC的外圍電路進(jìn)行設(shè)計(jì)。ADC外圍電路的設(shè)計(jì)通常包括模擬電路、數(shù)字電路和電源電路的設(shè)計(jì)。

1 模擬電路的設(shè)計(jì)
1．1 前置放大器電路的設(shè)計(jì)
市場(chǎng)上除了少數(shù)的ADC本身帶有放大電路外，多數(shù)ADC都不具備此結(jié)構(gòu)，而一般模／數(shù)轉(zhuǎn)換系統(tǒng)的模擬輸入信號(hào)是比較小的，因此通常需要使用模擬放大器，來(lái)提升輸入電壓。模擬放大器一般選用集成運(yùn)算放大器、儀表放大器或隔離放大器等。使用模擬放大器時(shí)要著重考慮放大器的帶寬和精度，當(dāng)選擇運(yùn)算放大器時(shí)，其帶寬和精度都應(yīng)當(dāng)優(yōu)于所選擇的ADC。
模擬放大器不僅能放大模擬輸入信號(hào)，而且還具有阻抗變化的作用。對(duì)于輸入電阻比較小的ADC，而信號(hào)源的內(nèi)阻又比較大時(shí)，需要選用高輸入阻抗、低輸出阻抗的放大器，有時(shí)也可以加接電壓跟隨器，以提高輸入阻抗，從而達(dá)到匹配的目的。
1．2 采樣保持電路的設(shè)計(jì)
采樣保持電路可以使ADC轉(zhuǎn)換器在轉(zhuǎn)換期間保持電壓不變，因此對(duì)于沒(méi)有采樣保持電路的ADC，必需在模擬輸入之前加接采樣保持電路。在選用采樣保持器時(shí)，要注重捕獲時(shí)間和頂級(jí)率的選擇，因?yàn)樗鼈冎苯雨P(guān)系到模／數(shù)轉(zhuǎn)換系統(tǒng)的整體性能。捕獲時(shí)間實(shí)質(zhì)就是采樣保持器的采樣階段所需的時(shí)間，它要與ADC的轉(zhuǎn)換時(shí)間合理配合，過(guò)大則影響ADC的轉(zhuǎn)換速率，過(guò)小則容易產(chǎn)生功能混亂或數(shù)據(jù)丟失等現(xiàn)象。
在ADC進(jìn)行轉(zhuǎn)換的過(guò)程中，采樣保持電路進(jìn)入保持階段。通常采樣保持電路是靠電容來(lái)進(jìn)行電壓保持的，由于電容和采樣開(kāi)關(guān)中漏電流以及保持電路中偏置電流的影響，使保持的模擬電壓隨時(shí)間的延續(xù)而有所下降(或上升)，其下降的速率就是采樣保持電路的頂級(jí)率。頂級(jí)率過(guò)大就會(huì)影響轉(zhuǎn)換精度。頂級(jí)率和捕獲時(shí)間不但與采樣保持電路有關(guān)，而且還與外接的保持電容有關(guān)，增大電容時(shí)，可以減小頂級(jí)率，但捕獲時(shí)間將增大，因此需要全面考慮。對(duì)于模擬輸入電壓變化緩慢的系統(tǒng)，可以不使用采樣保持電路，一般模擬輸入電壓變化不超過(guò)1／2LSB時(shí)，就可不用。
1．3 多路開(kāi)關(guān)的設(shè)計(jì)
多路開(kāi)關(guān)也是ADC的主要外圍設(shè)備之一。設(shè)計(jì)時(shí)需要注意以下問(wèn)題：實(shí)際中，部分ADC的輸入電阻較小，而模擬多路開(kāi)關(guān)并不是理想開(kāi)關(guān)，其導(dǎo)通電阻較大，因此ADC與模擬多路開(kāi)關(guān)之間的阻抗并不匹配，這將影響整個(gè)系統(tǒng)的運(yùn)行精度，因此不容忽視，這時(shí)可在多路開(kāi)關(guān)與ADC之間加接高輸入阻抗的電壓跟隨器；此外模擬多路開(kāi)關(guān)存在漏電流，而且各路開(kāi)關(guān)是并聯(lián)的，當(dāng)開(kāi)關(guān)的路數(shù)較多時(shí)，漏電流就不能忽視，這時(shí)可采用分級(jí)模擬開(kāi)關(guān)來(lái)解決這個(gè)問(wèn)題；在多通道的數(shù)據(jù)采集系統(tǒng)中，當(dāng)通道切換時(shí)，模擬電壓將產(chǎn)生階躍變化，這時(shí)應(yīng)等階躍變化穩(wěn)定后，再讓采樣保持電路進(jìn)入采樣階段；具有分級(jí)流水結(jié)構(gòu)的ADC和∑-△型的ADC，其輸出的數(shù)據(jù)是滯后的，因此需要全面考慮轉(zhuǎn)換器外圍電路所需的穩(wěn)定時(shí)間以及ADC對(duì)多路開(kāi)關(guān)的階躍變化所需的響應(yīng)時(shí)間等。

2 數(shù)字外圍電路的設(shè)計(jì)
ADC的輸出是數(shù)字電路，它與后繼電路相連接所需要的數(shù)據(jù)線可以分為并行接口和串行接口兩種型式。
2．1 并行接口電路的設(shè)計(jì)
絕大多數(shù)ADC的數(shù)據(jù)輸出都具備并行接口，可以很方便地與下級(jí)電路(微處理器等)的數(shù)據(jù)總線相連接，數(shù)據(jù)傳送速度快。ADC的數(shù)據(jù)總線常用的有8位和16位，但一般10～16位的ADC既能與16位的接口方式與16位的微控制器直接相連，又能以8位接口方式與8位微控制器相連。并行接口除了并行的數(shù)據(jù)線外，還需要許多控制信號(hào)線和狀態(tài)信號(hào)線，如啟動(dòng)轉(zhuǎn)換信號(hào)線、讀／寫(xiě)信號(hào)線、片選信號(hào)線等。由于各種ADC的芯片各不相同，所以在設(shè)計(jì)時(shí)，必須弄清具體型號(hào)的各信號(hào)定義、時(shí)序以及使用微控制器的總線時(shí)序，從而才能設(shè)計(jì)出滿足時(shí)序要求的接口電路。
2．2 串行接口電路的設(shè)計(jì)
串行接口只需要1根雙向數(shù)據(jù)線、或者2條傳輸方向相反的數(shù)據(jù)線和少量的控制線。這樣能大大地減少芯片的引腳數(shù)目，進(jìn)而簡(jiǎn)化了整機(jī)的布線。實(shí)際中多數(shù)微型控制器都有串行接口，這樣給串行數(shù)據(jù)輸出的ADC使用提供了便利的條件，不過(guò)這種傳輸方式速度慢、效率低，但隨著芯片工作頻率的提高，串行傳輸速率也得到了改善。常見(jiàn)的串行接口有通用異步接收／發(fā)送器、串行外圍接口和I2C總線等，設(shè)計(jì)時(shí)應(yīng)根據(jù)具體情況采取相應(yīng)的方式。