一種基于CPLD的QDPSK調(diào)制解調(diào)電路設(shè)計(jì)

隨著無線通信頻帶資源的日益緊張，研究和設(shè)計(jì)自適應(yīng)信道調(diào)制技術(shù)體制是建立寬帶移動(dòng)通信網(wǎng)絡(luò)的關(guān)鍵之一。在寬帶CDMA系統(tǒng)中的前向和上行鏈路都使用的QDPSK(四相相對(duì)相位調(diào)制)技術(shù)它是一種寬帶和功率相對(duì)高效率的信道調(diào)制技術(shù)，因此在自適應(yīng)信道調(diào)制技術(shù)中得到了較多應(yīng)用。四相相對(duì)相位調(diào)制和解調(diào)，大多采用計(jì)算機(jī)仿真實(shí)現(xiàn)或者理論算法研究，具體應(yīng)用電路較少。CPLD(復(fù)雜可編程邏輯器件)采用E2CMOS工藝制作，一般由3種可編程電路組成，即可編程邏輯宏單元，可編程輸入／輸出單元和可編程內(nèi)部連線。它可利用EDA技術(shù)中的MAX+PLUSII作為開發(fā)工具，將設(shè)計(jì)的電路圖或硬件描述語言編寫的程序綜合成網(wǎng)表文件寫入其中，制成ASIC芯片。利用CPLD的突出優(yōu)點(diǎn)設(shè)計(jì)的QDPSK調(diào)制解調(diào)電路集成度高，數(shù)據(jù)速率快，同時(shí)具有較大的靈活性和實(shí)用性。

1 QDPSK調(diào)制解調(diào)的原理
QPSK(四進(jìn)制絕對(duì)移相鍵控)與2PSK不同，是利用載波的4種不同相位來表征數(shù)字信息，即對(duì)輸入的二進(jìn)制數(shù)字序列先分組，將每2個(gè)比特編為一組，然后用4種不同的載波相位進(jìn)行表征。
在2PSK(二進(jìn)制絕對(duì)移相鍵控)信號(hào)相干解調(diào)過程中會(huì)產(chǎn)生180°相位模糊，同樣，對(duì)QPSK信號(hào)相干解調(diào)也會(huì)產(chǎn)生相位模糊問題，并且是0°、90°、180°和270°等4個(gè)相位模糊。因此，在實(shí)際中更實(shí)用的是四相相對(duì)移相調(diào)制，即QDPSK方式。
QDPSK信號(hào)是利用前后碼元之間的相對(duì)相位變化來表示數(shù)字信息。實(shí)現(xiàn)四相差分移相調(diào)制的方法有正交調(diào)幅法和相位選擇法。相位選擇法QDPSK調(diào)制器具有硬件實(shí)現(xiàn)簡(jiǎn)單、價(jià)格低等優(yōu)點(diǎn)，被廣泛采用，并且這種調(diào)制器非常適合數(shù)字電路實(shí)現(xiàn)。圖1為用相位選擇法產(chǎn)生QDPSK信號(hào)的組成框圖。

圖1中首先把二進(jìn)制數(shù)據(jù)流經(jīng)串／并變換，割裂成并列的2行，每串?dāng)?shù)據(jù)的速率是原數(shù)據(jù)速率的一半；然后對(duì)2路信號(hào)進(jìn)行差分編碼；四相載波發(fā)生器分別送出調(diào)相所需的4種不同相位的載波。按照串／并變換器輸出的雙比特碼元的不同，邏輯選相電路輸出相位的載波。
例如，如果輸入的二進(jìn)制數(shù)字信息序列為1001001110…，則可以將它們分成10，01，00，11，…，由于每一個(gè)載波相位代表2個(gè)比特信息，所以每個(gè)四進(jìn)制碼元又被稱為雙比特碼元。差分編碼后雙比特碼元cd為11時(shí)，輸出相位為0°的載波；cd為01時(shí)，輸出相位為90°的載波；cd為00時(shí)，輸出相位為180°的載波；cd為10時(shí)．輸出相位為270°的載波。
QDPSK的解調(diào)有相干解調(diào)加碼反變換法(極性比較法)和差分相干解調(diào)(相位比較法)。QDPSK相干解調(diào)加碼反變換法解調(diào)框圖如圖2所示。

圖2所示解調(diào)原理是：對(duì)QDPSK信號(hào)進(jìn)行相干解調(diào)，恢復(fù)出2路相對(duì)碼，經(jīng)過碼反變換器變換為2路絕對(duì)碼，再經(jīng)過并／串轉(zhuǎn)換器，從而恢復(fù)出發(fā)送的數(shù)字信息。在解調(diào)過程中，由于載波相位模糊性的影響，使得解調(diào)出的相對(duì)碼也可能發(fā)生倒置，但經(jīng)差分澤碼(碼反變換)得到的絕對(duì)碼不會(huì)發(fā)生任何倒置的現(xiàn)象，從而解決了載波相位模糊性的問題。

2 基于CPLD的QDPSK調(diào)制解調(diào)電路
2．1 QDPSK調(diào)制電路
基于CPLD的QDPSK調(diào)制電路如圖3所示。