優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計

圖21：LMH0387 的BNC、占位和走線的阻抗曲線。

圖22：以良好裕度滿足SMPTE要求的BNC端口回波損耗圖。

圖23：采用邊緣貼裝和直角表面貼裝BNC的LMH0387示意圖。

圖24：LMH0387的BNC、占位和走線的阻抗曲線。

本文小結(jié)

本文討論了BNC占位設(shè)計中的幾個常見問題，并介紹了透明的占位設(shè)計的幾種設(shè)計方法。最佳的設(shè)計是使用具有最小信號引腳的連接器，從而無需設(shè)計任何特殊電路板結(jié)構(gòu)。對于信號引腳較大的連接器，無論是邊緣貼裝還是插入類型，均可采用具有良好性能的受控阻抗占位。請務(wù)必使用最小的焊盤或孔。排查信號路徑、逐一檢查電路板結(jié)構(gòu)、尋找路徑中的寄生電感和電容，并找出消除過高阻抗以及將阻抗恢復(fù)至目標(biāo)值的方法。

本文所用的原則不僅適用于占位設(shè)計，對其它元件的連接焊盤也同樣有效。高速電路板設(shè)計不再是點A至點B的簡單連接。許多細(xì)微的布局決策都會影響電氣性能。三維電磁仿真工具可幫助工程師進(jìn)行重要布局決策，并實現(xiàn)目標(biāo)電氣性能。時域反射計是進(jìn)行電路板調(diào)試和識別阻抗變化位置的有用儀表。良好的信號發(fā)射是獲得良好信號質(zhì)量，以及滿足回波損耗要求和電路板上其它電路要求的基本。