開漏電路特點(diǎn)及應(yīng)用

開漏電路特點(diǎn)及應(yīng)用

在電路設(shè)計(jì)時(shí)我們常常遇到開漏（open drain）和開集（open collector）的概念。本人雖然在念書時(shí)就知道其基本的用法，而且在設(shè)計(jì)中并未遇的過問題。但是前兩天有位同事向我問起了這個(gè)概念。我忽然覺得自己對(duì)其概念了解的并不系
統(tǒng)。近日，忙里偷閑對(duì)其進(jìn)行了下總結(jié)。
所謂開漏電路概念中提到的“漏”就是指MOS FET的漏極。同理，開集電路中的“集”就是指三極管的集電極。開漏電路就是指以MOS FET的漏極為輸出的電路。一般的用法是會(huì)在漏極外部的電路添加上拉電阻。完整的開漏電路應(yīng)該由
開漏器件和開漏上拉電阻組成。如圖1所示：

組成開漏形式的電路有以下幾個(gè)特點(diǎn)：
1. 利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部?jī)H需很下的柵極驅(qū)動(dòng)電流。如圖1。
2. 可以將多個(gè)開漏輸出的Pin，連接到一條線上。形成“與邏輯”關(guān)系。如圖1，當(dāng)PIN_A、PIN_B、PIN_C任意一個(gè)變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。
3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平。
5. 標(biāo)準(zhǔn)的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

應(yīng)用中需注意：
1. 開漏和開集的原理類似，在許多應(yīng)用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)動(dòng)。則我們常見的驅(qū)動(dòng)方式是利用一個(gè)三極管組成開集電路來(lái)驅(qū)動(dòng)它，即方便又節(jié)省成本。如圖3。
2. 上拉電阻R pull-up的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。