高速電路傳輸線效應(yīng)和信號(hào)完整性問(wèn)題分析

5 電磁輻射

EMI(Electro-Magnetic Interference)即電磁干擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。

避免傳輸線效應(yīng)的方法

針對(duì)上述傳輸線問(wèn)題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。

1 嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度

如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問(wèn)題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長(zhǎng)度應(yīng)不大于7英寸。工作頻率在50MHz布線長(zhǎng)度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過(guò)75MHz布線長(zhǎng)度應(yīng)在1英寸。對(duì)于GaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3英寸。如果超過(guò)這個(gè)標(biāo)準(zhǔn)，就要通過(guò)軟件仿真來(lái)定位走線.走線的精確長(zhǎng)度需物理軟件(如:PADS等)控制.

2 合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)

解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。

對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開(kāi)始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來(lái)改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：Stub Delay = Trt *0.1

星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在密度很高的PCB板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過(guò)軟件仿真計(jì)算，得到特征阻抗值和終端匹配電阻值。