可程控延遲脈沖信號(hào)源的設(shè)計(jì)

　　設(shè)計(jì)原理

　　隨著各種高新前沿技術(shù)的迅猛發(fā)展，傳統(tǒng)設(shè)計(jì)的固定延遲時(shí)間的快前沿脈沖源，已不能滿足需要，常常需要在一定范圍內(nèi)可對(duì)延遲時(shí)間進(jìn)行任意設(shè)置。

一般講來常規(guī)的設(shè)計(jì)有兩種方法。一是將多個(gè)具有不同延遲時(shí)間的固定延遲脈沖產(chǎn)生電路單元，組合成一個(gè)可程控的電路，通過計(jì)算機(jī)的控制來獲得不同延遲時(shí)間的快沿脈沖輸出，但很難達(dá)到高準(zhǔn)確度的延遲時(shí)間和較好的快沿特性以及較高的脈沖形狀的一致性。主要原因是在多個(gè)固定延遲單元電路的接入點(diǎn)處，不管是電子式還是機(jī)械式開關(guān)，其接觸電阻都是一個(gè)隨機(jī)參數(shù)，并且該參數(shù)還受到電路周圍環(huán)境的影響，從而使輸出的脈沖前沿和延遲時(shí)間產(chǎn)生較大的隨機(jī)誤差，并且很難消除。而且采用這種方法所設(shè)計(jì)的電路復(fù)雜、體積也較大。

二是制作一個(gè)具有較長(zhǎng)延遲時(shí)間的脈沖產(chǎn)生電路，在電路的不同延遲時(shí)間部位處引出具有不同延遲時(shí)間的信號(hào)，再由計(jì)算機(jī)根據(jù)用戶的需求，將所需延遲時(shí)間的脈沖接入后續(xù)的輸出放大電路，以獲得所需的信號(hào)。這種設(shè)計(jì)方法仍然存在前一種設(shè)計(jì)方法中相同的問題，而且對(duì)工藝提出了更高的要求。傳統(tǒng)方法的電路是用分離元件構(gòu)成和傳統(tǒng)工藝制作，要獲得納秒級(jí)延遲時(shí)間的脈沖是十分困難的。

　　DALLAS公司的DS1023S可編程延遲線芯片既具有長(zhǎng)延遲的快沿脈沖延遲電路的各種性能，又具有與計(jì)算機(jī)通訊和接受控制的特性，采用這種芯片，可以設(shè)計(jì)出高準(zhǔn)確度可程控延遲快沿脈沖信號(hào)源。

　　系統(tǒng)原理及組成

　　本脈沖信號(hào)源主要由納秒級(jí)延遲脈沖產(chǎn)生放大輸出電路、微秒級(jí)延遲脈沖產(chǎn)生放大輸出電路以及系統(tǒng)控制電路三部分組成。納秒級(jí)延遲脈沖產(chǎn)生放大輸出電路和微秒級(jí)延遲脈沖產(chǎn)生放大輸出電路是兩個(gè)完全獨(dú)立的電路，它們可以同時(shí)使用。納秒級(jí)和微秒級(jí)的延遲時(shí)間均可以通過鍵盤進(jìn)行設(shè)置，并通過各自的顯示器進(jìn)行顯示。高準(zhǔn)確度可程控延遲快前沿脈沖信號(hào)源原理框圖如圖1所示。

　　納秒級(jí)延遲脈沖產(chǎn)生放大輸出電路

　　納秒級(jí)延遲脈沖產(chǎn)生放大輸出電路由觸發(fā)脈沖整形電路、納秒級(jí)參考和延遲脈沖形成電路，以及參考與延遲脈沖輸出放大電路組成。

　　觸發(fā)脈沖整形電路完成對(duì)由外觸發(fā)輸入端送入的±(5～25)V脈沖信號(hào)的整形鎖定，形成一個(gè)具有一定前沿和寬度的規(guī)則脈沖送入納秒級(jí)參考和延遲脈沖形成電路的輸入端。原理如圖2所示。

　　納秒級(jí)參考和延遲脈沖形成電路產(chǎn)生參考脈沖和延遲時(shí)間在0～250ns步進(jìn)為1ns的延遲脈沖，由DS1023S構(gòu)成。DS1023S是一個(gè)8位可編程延遲芯片，延遲時(shí)間可由計(jì)算機(jī)通過并行方式或串行方式進(jìn)行編程控制。由于系統(tǒng)控制相對(duì)簡(jiǎn)單，故選用實(shí)時(shí)功能較強(qiáng)的單片機(jī)97C2051作為系統(tǒng)的中心處理器。DS1023S與97C2051單片機(jī)接口如圖3所示。為了獲得高準(zhǔn)確度的延遲，采用DS1023S提供的延遲參考輸出功能，可以最大限度的減少當(dāng)輸入信號(hào)電平發(fā)生變化時(shí)，輸入到輸出間的測(cè)量延遲時(shí)間將會(huì)因過渡時(shí)間的變化而發(fā)生的顯著改變，同時(shí)還可消除零步長(zhǎng)延遲時(shí)因工作溫度系數(shù)變化而引起的不利影響。DS1023-100設(shè)置于并行編程工作方式，所需的設(shè)置數(shù)據(jù)由總線驅(qū)動(dòng)器74HC244送74HC573鎖存后輸出到DS1023S的并口輸入端，DS1023S根據(jù)并口輸入端的數(shù)據(jù)對(duì)輸入脈沖進(jìn)行延遲。DS1023S的REF/PWM和OUT/OUT端分別產(chǎn)生出納秒級(jí)的參考輸出脈沖和納秒級(jí)的延遲輸出脈沖，經(jīng)驅(qū)動(dòng)后送輸出放大電路。

　　參考脈沖與延遲脈沖輸出放大電路是一個(gè)脈沖變壓器藕合的脈沖放大器，主要完成對(duì)參考脈沖和延遲脈沖進(jìn)行整形放大的功能，電路如圖4所示。由前級(jí)脈沖產(chǎn)生電路產(chǎn)生的參考和延遲脈沖經(jīng)過本電路的整形和放大后，各自輸出一個(gè)幅度為25V、脈寬為200ns、上升時(shí)間為4.5ns的脈沖。

　　微秒級(jí)參考和延遲脈沖產(chǎn)生放大輸出電路

　　微秒級(jí)參考和延遲脈沖產(chǎn)生放大輸出電路主要由觸發(fā)脈沖整形電路、參考脈沖產(chǎn)生電路、10MHz時(shí)鐘產(chǎn)生器、延遲脈沖產(chǎn)生電路和參考脈沖與延遲脈沖放大輸出等電路組成。延遲時(shí)間可在0～999μs范圍內(nèi)設(shè)置，最小步進(jìn)為1μs，原理見圖5。