改善開(kāi)關(guān)電流電路主要誤差的方案

　　4 仿真及結(jié)果

　　采用0.5 pm標(biāo)準(zhǔn)數(shù)字CMOS工藝對(duì)圖6電路仿真，仿真參數(shù)如表1所示：

　　所有NMOS襯底接地，所有PMOS襯底接電源。所有開(kāi)關(guān)管寬長(zhǎng)比均為0.5/μm/0.5 μm。輸入信號(hào)為振幅50μA，頻率200 kHz的正弦信號(hào)，時(shí)鐘頻率5 MHz，V ref一2.4 V，VDD=5 V。表1中給出了主要晶體管仿真參數(shù)。HSpice仿真結(jié)果見(jiàn)圖7(a)。對(duì)圖1中第二代基本存儲(chǔ)單元仿真結(jié)果見(jiàn)圖7(b)。

　　從圖7中可以看出，調(diào)整型共源共柵結(jié)構(gòu)S2I電路大大提高了精度。圖8(a)是圖7的放大圖，圖8(b)是Matlab中的理想波形。從圖8(a)可以看出，在A點(diǎn)時(shí)，輸出開(kāi)關(guān)斷開(kāi)，輸入開(kāi)關(guān)閉合，輸出電流變?yōu)榱?。在AB區(qū)間內(nèi)，輸入信號(hào)對(duì)存儲(chǔ)管的寄生電容充電。在B點(diǎn)，輸出開(kāi)關(guān)閉合，輸入開(kāi)關(guān)斷開(kāi)，輸出電流為B點(diǎn)的電流值，半個(gè)時(shí)鐘周期后，在C點(diǎn)，輸出開(kāi)關(guān)斷開(kāi)，輸入開(kāi)關(guān)閉合，繼續(xù)重復(fù)上一周期對(duì)輸入電流的采樣一保持。整個(gè)電路全由MOS管構(gòu)成，依靠晶體管的柵極寄生電容對(duì)輸入信號(hào)采樣一保持，所以可以與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容，與數(shù)字電路集成在1塊芯片上。與Matlab中的理想波形對(duì)比后可以看出此電路的性能相當(dāng)精確。

　　5 結(jié) 語(yǔ)

　　與開(kāi)關(guān)電容電路相比，開(kāi)關(guān)電流電路不需要線性浮置電容，能夠與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容。但是由于誤差的存在，至今無(wú)法完全取代開(kāi)關(guān)電容電路。這里分析了開(kāi)關(guān)電流電路中的時(shí)鐘饋通誤差與傳輸誤差，并提出了解決辦法，從仿真結(jié)果可以看出改進(jìn)后的電路性能大大提高，精確完成了對(duì)輸人信號(hào)的采樣一保持。